源码文件
EN compact_divider NULL D:/FPGA/仿真/Divider_定点除法器/compact_divider.vhdl sub00/vhpl02 EN devider NULL D:/FPGA/仿真/Divider_定点除法器/devid…
AT40K+FPGA 源代码
汇集 AT40K+FPGA 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 28 / 50 页
源码文件
V1 8 FL d:/fpga/仿真/divider/compact_divider.vhdl 2006/05/29.11:39:19 FL D:/FPGA/仿真/Divider_定点除法器/compact_divider.vhdl 2006/05/29.…
源码文件
-proj d:\fpga\仿真\divider -t t_divider.tbw -source devider.vhdl -entity devider -ipcport 1038
源码文件
# Xilinx CORE Generator 6.2.01i # User = lijintao Initializing default project... Loading plug-ins... All runtime messages wil…
源码文件
#ifndef MAIN_H #define MAIN_H //#include "externs.h" //#include "bastype.h" //#include "mbuspack.h" //#include "mbusman.h" …
源码文件
#ifndef UARTDRV_H #define UARTDRV_H #define UART1_AS_COMMON_UART //#define UART2_AS_COMMON_UART #define RECEIVE_BUF_LENG…
源码文件
# Xilinx CORE Generator 6.1i # User = 刘韬 Initializing default project... Loading plug-ins... All runtime messages will be reco…
源码文件
#ifndef __简易频谱分析_H__ #define __简易频谱分析_H__ #define line1 0x0008 #define line2 0x0004 #define line3 0x0002 #define line4 0x00…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3} { "Info" "…
源码文件
{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" { } { } 3} { "Info" "…