📚 ACTIVE-HDL技术资料

📦 资源总数：1147

💻 源代码：20046

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！

🔥 ACTIVE-HDL热门资料

查看全部1147个资源 »

iic slave verilog hdl code

iic slave verilog hdl code...

📅 2016-01-12 👤 变形金刚

verilog slave code iic

用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序...

📅 2016-01-15 👤 王楚楚

Verilog HDL GF C程序

用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序...

📅 2016-01-15 👤 chenbhdt

Verilog HDL GF C程序

用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序...

📅 2014-01-13 👤 gyq

Verilog HDL GF C程序

采用verilog hdl 语言实现整形dct算法

采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。...

📅 2013-12-23 👤 aeiouetla

verilog hdl dct 语言

💻 ACTIVE-HDL源代码

查看更多 »

📂 ACTIVE-HDL资料分类

🔥 热门资料查看最受欢迎的资源 💻 源代码程序代码与工程文件 📚 全部资料 1147 个资源