这时manchesite编码
这时manchesite编码，VERILOG语言，VHDL的找本站我发的帖子...
663技术资料
📦 资源总数：8188
💻 源代码：595
🔌 电路图：2
📚 663全部资料 (8188个)
硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file,
硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, ...
2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not.
2. You may use this core in any way, be it academic, commercial, or -- military. Modified or not....
3. Distribution of this core must be free of charge. Charging is -- allowed only for value added ser
3. Distribution of this core must be free of charge. Charging is -- allowed only for value added ser...
4. If a modified source code is distributed, the original unmodified -- source code must also be inc
4. If a modified source code is distributed, the original unmodified -- source code must also be inc...
CPLD LATTICE1032测试模式代码
CPLD LATTICE1032测试模式代码...
一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。
一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。...
数字电子钟 此数字电子钟具有的功能包括： 1. 计时
数字电子钟 此数字电子钟具有的功能包括： 1. 计时，时、分、秒显示； 2. 十二小时与二十四小时之间的转换； 3. 上下午显示； 4. 对时、分、秒的校时功能； 5. 跑表功能。...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿...
这个是vhdl的彩灯实例程序
这个是vhdl的彩灯实例程序，里面涵盖了48种的彩灯变化，通过了maxplus的验证，并且在机上实验通过...