1、 利用FLEX10的片内RAM资源
1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波...
1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波...
我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码...
4x4键盘模块。这个文件包括普通的键盘设计方案说明和相关的原程序。...
一种接口控制板的逻辑电路设计CPLD程序。...
verilog,4、5分频器,5分频器占空比3:2...
系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...
FPGA加密的方法,对于那些需要加密自己的vhdl源代码的人来说,很有用...
该文件用在CPLD上的,和C语言很接近,5位的计数器一个。...
开发环境:maxplus2 a/d convortor...
vhdl描述的显示代码 maxplus2开发环境...