vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数
标签： 100 vhdl VHDL 语言
上传时间： 2013-12-13
上传用户：古谷仁美
基于CPLD/FPGA的十六位乘法器的VHDL实现
标签： CPLD FPGA VHDL 十六位
上传时间： 2013-12-16
上传用户：qq1604324866
18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
标签： bit Wallace booth2 booth
上传时间： 2017-01-13
上传用户：firstbyte
VHDL：用状态机的方法实现一个8位乘法器
标签： VHDL 8位 状态 乘法器
上传时间： 2017-01-25
上传用户：cccole0605
用xilinx写的vhdl乘法器。是二进制的两位乘法器。里面含有代码和电路图。
标签： xilinx vhdl 乘法器 二进制
上传时间： 2014-01-10
上传用户：xiaoyunyun
用impulse c编写的18x18位的乘法器。
标签： impulse 18x18 编写 乘法器
上传时间： 2014-01-14
上传用户：jiahao131
本程序是11位带符号位的乘法器，其中最高位为符号位(sign)，中间7位是指数部分(Exponent)，最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序，以及波形,验证正确。
标签： 程序 乘法器 符号
上传时间： 2013-12-31
上传用户：大三三
一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘
标签： 浮点数 乘法器
上传时间： 2013-12-26
上传用户：yuanyuan123
用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数
标签： HDPLD 高速并行 乘法器
上传时间： 2017-05-16
上传用户：rocwangdp
VHDL实现的8位乘法器，所有仿真全部通过
标签： VHDL 8位 乘法器
上传时间： 2013-12-04
上传用户：wkchong
