四位乘法器的VHDL源程序
上传时间： 2013-12-04
上传用户：kristycreasy
8位相 加乘法器，具有高速，占用资源较少的优点
上传时间： 2014-08-06
上传用户：zhangjinzj
实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。
上传时间： 2013-12-22
上传用户：shizhanincc
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。
上传时间： 2013-12-23
上传用户：skfreeman
该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元
上传时间： 2013-12-28
上传用户：bakdesec
％直接型到并联型的转换 ％ ％[C,B,A]=dir2par(b,a) ％C为当b的长度大于a时的多项式部分 ％B为包含各bk的K乘2维实系数矩阵 ％A为包含各ak的K乘3维实系数矩阵 ％b为直接型分子多项式系数 ％a为直接型分母多项式系数 ％
上传时间： 2014-01-20
上传用户：lizhen9880
直接型到级联型的形式转换 ％ [b0,B,A]=dir2cas(b,a) ％b 为直接型的分子多项式系数 ％a 为直接型的分母多项式系数 ％b0为增益系数 ％B 为包含各bk的K乘3维实系数矩阵 ％A 为包含各ak的K乘3维实系数矩阵 ％
上传时间： 2013-12-30
上传用户：agent
verilog实现16*16位乘法器，带测试文件
上传时间： 2013-12-18
上传用户：天诚24
用VHDL语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加
上传时间： 2014-08-31
上传用户：66666
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上传时间： 2015-09-03
上传用户：上善若水
