欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
本程序是11位带符号位的乘法器
本程序是11位带符号位的乘法器
VHDL/FPGA/Verilog
436 K
169 次下载
2013-12-31
资源详细信息
文件格式
压缩包
文件大小
436 K
资源分类
VHDL/FPGA/Verilog
上传者
god_dog
发布时间
2013-12-31 04:35
下载统计
169
次
所需积分
2 积分
本程序是11位带符号位的乘法器 - 资源详细说明
本程序是11位带符号位的乘法器,其中最高位为符号位(sign),中间7位是指数部分(Exponent),最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序,以及波形,验证正确。
本程序是11位带符号位的乘法器 - 源码文件列表
本资源包含 85 个源码文件
支持在线预览,点击文件名即可查看
1
reddme.txt
查看源码
2
vhdl主程序的简单注释.txt
查看源码
3
浮点数的ieee标准表示法则.ppt
查看源码
4
fmul.fit.summary
查看源码
5
fmul.sof
查看源码
6
fmul.pin
查看源码
7
fmul.map.rpt
查看源码
8
fmul.pof
查看源码
9
fmul.qsf
查看源码
10
fmul.vwf
查看源码
11
fmul.done
查看源码
12
fmul.sim.rpt
查看源码
13
fmul.qws
查看源码
14
fmul.cmp.cdb
查看源码
15
fmul.map_bb.hdbx
查看源码
查看完整源码列表 (共 85 个文件) →
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 本程序是11位带符号位的乘法器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#乘法器
#浮点运算
#FPGA
相关VHDL/FPGA/Verilog资源推荐
1
本程序是11位带符号位的
乘法器
本程序是11位带符号位的乘法器,其中最高位为符号位(sign),中间7位是指数部分(Exponent),最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有...
2013-12-31
169 次
1185 浏览
2
8位无符号数与8位无符号数的乘法的VHDL源代码
8位无符号数与8位无符号数的乘法的VHDL源代码...
2014-01-07
120 次
1080 浏览
3
设计一种可以实现16位有符号_无符号二进制数乘法的
乘法器
设计一种可以实现16位有符号_无符号二进制数乘法的乘法器,适合感兴趣的学习者学习....
2022-04-27
5 次
6547 浏览
4
两个32位无符号整数的乘积的汇编程序 注意乘法的错位相加
两个32位无符号整数的乘积的汇编程序 注意乘法的错位相加...
2013-12-15
21 次
1418 浏览
5
PIC单片机8位无符号乘法汇编
基于PIC单片机汇编实现无符号8乘8运算的实现,对编码优化版...
2025-03-18
9 次
9125 浏览
6
一种可以完成16位有符号/无符号二进制数乘法的
乘法器
。该
乘法器
采用了改进的Booth算法
一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式...
2013-12-23
173 次
1280 浏览
7
P18F4610是8位单片机的乘法程序是无符号的16*16C嵌入汇编的.MCC18编译器.
P18F4610是8位单片机的乘法程序是无符号的16*16C嵌入汇编的.MCC18编译器....
2015-05-01
186 次
1098 浏览
8
32位元2進位SIGNED
乘法器
32位元SIGNED
乘法器
32位元2進位SIGNED乘法器32位元SIGNED乘法器...
2013-12-17
121 次
1060 浏览
9
四位
乘法器
的VHDL源程序
四位乘法器的VHDL源程序...
2013-12-04
99 次
1081 浏览
10
8位乘8位的流水线
乘法器
8位乘8位的流水线乘法器,采用Verilog hdl编写...
2014-01-26
77 次
1053 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源