18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
资源简介:18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器
上传时间: 2017-01-12
上传用户:firstbyte
资源简介:CRC校验采用多项式编码方法。多项式乘除法运算过程与普通代数多项式的乘除法相同。多项式的加减法运算以2为模,加减时不进,错位,如同逻辑异或运算。
上传时间: 2015-03-17
上传用户:梧桐
资源简介:使用C所做的电子温度计,单片机采用89C51,使用LCD液晶显示,温度精度达小数点后两位,可根据实际室温对使用者进行温馨提示
上传时间: 2013-11-25
上传用户:zhengjian
资源简介:算十万的阶乘,对于计算机和程序员都是一个挑战,本源程序实现了求大数的阶乘,是用汇编写的,相对速度很快,算十万的阶乘在我赛扬2.4,内存256的神舟笔记本上,用了20多分钟.算出得数写在一个TXT文件下,十万的阶乘结果,用记事本打开,都要好一会儿.
上传时间: 2015-11-27
上传用户:jing911003
资源简介:使用MATLAB完成turbo码的编码,在给定生成多项式交织映射表和删余选择的情况下进行TURBO的编码。主程序为encederm.m,调用子程序rsc_encede.m和encode_bit.m
上传时间: 2016-07-08
上传用户:edisonfather
资源简介:下的我的项目(My Project / RussiaGame)中下载到执行程序以及源代码. 文中关于数据组成结构论述的已经很清楚了,我这里就具体的程序结构做一个简单的描述, 希望能够为有需要的朋友提供帮助. 同时希望大家就这个开源项目提出自己的...
上传时间: 2016-07-23
上传用户:zhoujunzhen
资源简介:介绍基于RFID无线手持终端的油井设备信息管理应用的设计,主要采用RFID芯片和毫秒P430微功耗单片机,结合基于Windows CE的嵌入式应用通过射频信号手持机自动识别电子标签,并通过WIFI无线网络实现相关设备信息的实时读取和写入,为设备监控和维护工作提供方便...
上传时间: 2013-10-08
上传用户:yuanxiaoqiang
资源简介:20 世纪70 年代以来,人们从工业过程的特点出发,寻找对模型精度要求不高而同样能实现高质量控制性能的方法,预测控制就是在这种背景下发展起来的。预测控制技术最初由Richalet 和Cutler 提出[1 ] ,它最大程度地结合了工业实际的要求,综合效果好,已经在理论和应...
上传时间: 2014-01-02
上传用户:csgcd001
资源简介:大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
上传时间: 2013-12-22
上传用户:qiaoyue
资源简介:一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现。
上传时间: 2013-12-22
上传用户:skfreeman
资源简介:12乘12的乘法器 采用adhl语言编写
上传时间: 2014-01-11
上传用户:silenthink
资源简介:这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...
上传时间: 2015-07-22
上传用户:李梦晗
资源简介:浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
上传时间: 2013-12-16
上传用户:asdfasdfd
资源简介:booth 乘法器 不同于传统的算法实现
上传时间: 2013-12-16
上传用户:dianxin61
资源简介:用VHDL语言编写的一个乘法器校程序 是基于booth算法的
上传时间: 2016-07-02
上传用户:iswlkje
资源简介:这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-28
上传用户:jjj0202
资源简介:软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,
上传时间: 2014-01-05
上传用户:xzt
资源简介:一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
上传时间: 2014-01-18
上传用户:从此走出阴霾
资源简介:基于verilog的booth算法的乘法器
上传时间: 2017-07-15
上传用户:kjl
资源简介:booth乘法器: 16*16有符号乘法器,booth编码,简单阵列,Ripple Carry Adder
上传时间: 2014-01-15
上传用户:努力努力再努力
资源简介:8位乘8位的流水线乘法器,采用Verilog hdl编写
上传时间: 2014-01-26
上传用户:kristycreasy
资源简介:近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图...
上传时间: 2013-05-31
上传用户:yuying4000
资源简介:基于FPGA的静止图像压缩系统的研究-JPEG编码器的设计电力电子与电力传动数字图像在人们生活中的应用越来越广泛,由于原始图像数据量比较大,因此数字图像压缩技术逐渐成为图像应用的一个核心环节。在数字图像压缩领域,国际标准化组织于1992年推出的JPEG标准...
上传时间: 2013-05-24
上传用户:GHF
资源简介:vhdl编写的硬件乘法器
上传时间: 2014-12-22
上传用户:tuilp1a
资源简介:MSP430F449的硬件乘法器操作IAR Practice code
上传时间: 2013-12-17
上传用户:1109003457
资源简介:最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器...
上传时间: 2015-04-11
上传用户:tianyi223
资源简介:关于遗传算法的c++程序,本文采用了实数编码,可以对学习遗传算法的实数编码提供方便.
上传时间: 2013-12-21
上传用户:heart520beat
资源简介:用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
上传时间: 2015-06-22
上传用户:liuchee
资源简介:在线电影院的简单的web管理系统采用的是php编码
上传时间: 2015-06-22
上传用户:ardager
资源简介:哈夫曼树中,树的带权路径长度的含义是各个字符的码长与其出现的此时的乘积和, 也就是电文的代码总长,所以采用哈夫曼树构造的编码是一种能使电文代码总长最短的 不等长编码。
上传时间: 2013-12-23
上传用户:yyyyyyyyyy