高速异步fifo

操作系统常用页面置换算法模拟实验 FIFO,LRU

操作系统常用页面置换算法模拟实验 FIFO,LRU

标签： FIFO LRU 操作系统页

上传时间： 2016-02-17

上传用户：bruce
Generic FIFO, writen in verilog hdl

Generic FIFO, writen in verilog hdl

标签： Generic verilog writen FIFO

上传时间： 2016-02-18

上传用户：zwei41
8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART）

8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。

标签： 8051 UART 串行接口可编程

上传时间： 2013-12-16

上传用户：
8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART）

8051 串行接口是一个可编程的全双工串行通讯接口。它可用作异步通讯方式（UART），与串行传送信息的外部设备相连接，或用于通过标准异步通讯协议进行全双工的8051 多机系统也可以通过同步方式，使用TTL 或CMOS 移位寄存器来扩充I/O 口。

标签： 8051 UART 串行接口可编程

上传时间： 2013-12-01

上传用户：阳光少年2016
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中

提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。

标签： IDFT FPGA 640 MHz

上传时间： 2013-12-08

上传用户：yulg
该文档是有关利用XINLIX的FPGA如何实现FIFO的生成及如何应用的文章。

该文档是有关利用XINLIX的FPGA如何实现FIFO的生成及如何应用的文章。

标签： XINLIX FPGA FIFO 文档

上传时间： 2016-02-22

上传用户：ma1301115706
实现π／4-DQPSK调制的一种快速算法.针对rd4．DQPSK调制数字化实现的运算量大、高速调制难的问题

实现π／4-DQPSK调制的一种快速算法.针对rd4．DQPSK调制数字化实现的运算量大、高速调制难的问题，提出了一种适合于数字调制的快速算法

标签： DQPSK 调制 rd4 快速算法

上传时间： 2013-12-22

上传用户：jjj0202
fifo 与 lru 算法的实现 fifo 与 lru 算法的实现

fifo 与 lru 算法的实现 fifo 与 lru 算法的实现

标签： fifo lru 算法

上传时间： 2013-12-26

上传用户：nanfeicui
FIFO的部分verilog代码

FIFO的部分verilog代码，其余部分我会陆续上传，

标签： verilog FIFO 分代码

上传时间： 2016-02-23

上传用户：zhuoying119
自己编译和注解的2812的SCI的FIFO收发程序

自己编译和注解的2812的SCI的FIFO收发程序，编译已经通过！

标签： 2812 FIFO SCI 编译

上传时间： 2016-02-24

上传用户：ryb