FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示RAM内部的状态，并且控制FIFO的输入信号WEN(写使能)和REN(读使能)。以及为了更好得控制FIFO电路，AEF(表示RAM内部的数据即将空)信号也同时输出。
上传时间： 2016-02-06
上传用户：zhoujunzhen
大使馆的发生飞过海搞活高速钢黄色工会发挥发生爽身粉后和花岗石水粉画
上传时间： 2016-02-07
上传用户：cylnpy
这是一份指导制作USB接口的高速电路PCB版图的文档(英文)。
上传时间： 2013-12-11
上传用户：baitouyu
Socketlib: 一个轻量级的C++ 封装Socket C API 网络编程框架。 它简化了Socket异步事件分派、进程间Socket通信的并发OO网络应用和服务的开发。 目前，只支持Window下IPV4；将来支持IPV6，并希望能将其扩展到linux/unix等OS平台。
上传时间： 2016-02-11
上传用户：yuzsu
使用ＩＤＥＬＡＹ实现８倍过采样异步串行信号恢复信号
上传时间： 2016-02-12
上传用户：66666
在数字信号处理中,高速高精度的三角函数发生器有着广泛的应用。传统的方法是采用查表、多项式展开或近似的方法。这些方法在速度、精度、简单性和高效实现方面不能兼顾。对比而言,用CORDIC 实现的三角函数发生器能很好地兼顾这些方面,并且极适合于VLSI 实现。提出了一种基于流水线CORDIC的离散三角函数发生器。
上传时间： 2013-12-12
上传用户：asddsd
Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the FIFO depth is 4 and the FIFO width is 32 bits.
标签： FIFO implementation Synthesizable synthesizable
上传时间： 2016-02-12
上传用户：源弋弋
本固件程序用于CYPRESS公司的FX2系列高速USB芯片，实现数据的双向透明传输，即不对数据进行处理，只实现传输功能。程序采用GPIF方式，批量传输模式。经过调试，完全可用，已经用于上市的产品。通用性强，根据具体应用，只需做少量更改即可使用，可作为固件设计的样本。开发环境为Keil C。
上传时间： 2016-02-12
上传用户：wys0120
:数字下变频技术是软件无线电的关键技术之一. 数字下变频技术是将宽带高速数据流信号变成窄带低速 数据流信号,这个过程就是信号的抽取. 实现抽取的关键问题是如何实现抽取前的数字滤波,特别是多级抽取时滤 波器的设计与实现. 对于一个具体信号进行多级抽取时滤波器的设计给出了一个可行的方案
上传时间： 2013-12-18
上传用户：nairui21
AVR高速嵌入式单片机原理与应用,课件非常详细,适合初学者学习
上传时间： 2016-02-17
上传用户：waitingfy
