完成一些算法功能 FIFO LRU两种
标签： FIFO LRU 算法
上传时间： 2014-01-07
上传用户：rishian
《Cadence高速电路板设计与仿真》书中实例的光盘内容
标签： Cadence 高速电路板 仿真 光盘
上传时间： 2016-01-09
上传用户：cc1915
电子EDA,VHDL语言设计8位的fifo数据缓冲器的vhdl源程序
标签： VHDL fifo vhdl EDA
上传时间： 2016-01-10
上传用户：wweqas
用于高速UART通讯的实现 CVAVR源程序
标签： CVAVR UART 通讯 源程序
上传时间： 2016-01-11
上传用户：frank1234
设计FIFO,使用VERILOG的一篇文章
标签： VERILOG FIFO
上传用户：1159797854
This a CY7C68013 (USB2.0 Chip) Configuration example for Slave FIFO Mode with Sync Signal.
标签： Configuration example C68013 Signal
上传时间： 2013-12-18
上传用户：yxgi5
This an USB2.0 chip CY7C68013 Configuraion Example for Slave FIFO mode with "async" mode.
标签： mode Configuraion Example C68013
上传时间： 2014-06-04
上传用户：ANRAN
ADI公司的200MPS高速16BIT AD的源码，注意VREF和VDD分开。
标签： ADI 200 MPS BIT
上传时间： 2014-01-19
上传用户：caozhizhi
交流异步矢量程序，使用无速度传感器技术控制
标签： 交流 矢量 程序
上传时间： 2016-01-15
上传用户：bakdesec
FPGA的高速数据采集程序的编写,VHDL语言
标签： FPGA VHDL 高速数据 采集
上传时间： 2014-11-17
上传用户：天诚24
