欢迎来到虫虫下载站
|
资源下载
资源专辑
关于我们
虫虫下载站
登录
注册
虫虫下载站
专业电子工程师资源平台
资料
代码
搜索
上传资源
首页
资源下载
资源专辑
热门软件
精品资源
基础知识
电路图
电子书
在线计算器
代码搜索
首页
›
资源下载
›
文件格式
›
设计FIFO,使用VERILOG的一篇文章
设计FIFO,使用VERILOG的一篇文章
文件格式
118 K
180 次下载
2016-01-11
资源详细信息
文件格式
压缩包
文件大小
118 K
资源分类
文件格式
上传者
zxixi2007
发布时间
2016-01-11 20:54
下载统计
180
次
所需积分
2 积分
设计FIFO,使用VERILOG的一篇文章 - 资源详细说明
设计FIFO,使用VERILOG的一篇文章
设计FIFO,使用VERILOG的一篇文章 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
good20fifo1_1156903973.pdf
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 设计FIFO,使用VERILOG的一篇文章
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关文件格式资源:
#VERILOG
#FIFO
相关文件格式资源推荐
1
设计
FIFO
,使用
VERILOG
的一篇文章
设计FIFO,使用VERILOG的一篇文章...
2016-01-11
180 次
1072 浏览
2
一篇关于
FIFO
设计以及FPGA设计的文章
一篇关于FIFO设计以及FPGA设计的文章...
2014-01-26
47 次
1093 浏览
3
使用
VERILOG
编写的同步
FIFO
使用VERILOG编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。...
2013-08-12
131 次
1083 浏览
4
使用
VERILOG
编写的同步
FIFO
使用VERILOG编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据, FIFO_READ_CLOCK上升沿读取数据。本程...
2017-04-08
163 次
1060 浏览
5
同步
FIFO
的
VERILOG
编码 同步
FIFO
的
VERILOG
编码
同步FIFO的VERILOG编码 同步FIFO的VERILOG编码...
2013-12-30
187 次
1057 浏览
6
VERILOG
FIFO
VERILOG FIFO...
2015-02-16
74 次
1084 浏览
7
FIFO
VERILOG
使用VERILOG hdl语言设计一个先进先出的堆栈FIFO,要求写出其测试源代码部分...
2026-01-03
3 次
91 浏览
8
异步
FIFO
VERILOG
实现 异步
FIFO
VERILOG
实现
异步FIFO VERILOG实现 异步FIFO VERILOG实现...
2016-05-20
75 次
1070 浏览
9
通用异步
FIFO
设计的
VERILOG
代码
通用异步FIFO设计的VERILOG代码,来自于opencore...
2016-11-18
37 次
1080 浏览
10
利用
VERILOG
语言进行
FIFO
设计
利用VERILOG语言进行FIFO设计,在FPGA中实现32X8FIFO功能...
2017-03-16
54 次
1050 浏览
👋
欢迎回来
登录账号获取更多技术资源
×
加载中...
加载登录表单中...
🎁
免费注册送10积分
加入电子工程师专属资源平台
×
加载中...
加载注册表单中...
🔒
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
🔒
需要登录
登录后即可使用更多功能!
×
🎁
新用户注册立即送10积分
积分可用于下载资源,免费获取优质资料
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源