FIFO电路(first in - 免费下载

压缩解压资源 文件大小：2 K

📋 资源详细信息

文件格式
RAR
所属分类
压缩解压
上传用户
上传时间
文件大小
2 K
所需积分
2 积分
推荐指数
⭐⭐⭐⭐⭐ (5/5)

💡 温馨提示：本资源由用户 smellteen 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。

资源简介

FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM内部的数据为空)和FF信号(表示RAM内部的数据为满)来表示RAM内部的状态，并且控制FIFO的输入信号WEN(写使能)和REN(读使能)。以及为了更好得控制FIFO电路，AEF(表示RAM内部的数据即将空)信号也同时输出。

源码文件列表

📂 共 1 个源码文件 点击文件名可在线查看源代码

💡
温馨提示：点击文件名或"查看源码"按钮可在线浏览源代码，支持语法高亮显示。

立即下载此资源

提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip

资源说明

📥 下载说明

  • 下载需消耗 2积分
  • 24小时内重复下载不扣分
  • 支持断点续传
  • 资源永久有效

📦 使用说明

  • 下载后用解压软件解压
  • 推荐 WinRAR 或 7-Zip
  • 如有密码请查看说明
  • 解压后即可使用

🎁 积分获取

  • 上传资源获得积分
  • 每日签到免费领取
  • 邀请好友注册奖励
  • 查看详情 →

相关标签

点击标签查看更多相关资源：

相关资源推荐

1

FIFO电路(first in

FIFO电路(first in，first out)，内部藏有１６ｂｉｔ×１６ｗｏｒｄ的Dual port RAM，依次读出已经写入的数据。因为不存在Address输入，所以请自行设计内藏的读写指针。由FIFO电路输出的EF信号(表示RAM...
2016-02-06 128 次下载 1160 次浏览
2

This paper presents several low-latency mixed-timing FIFO (first-in–first-out) interfaces designs t

This paper presents several low-latency mixed-timing FIFO (first-in–first-out) interfaces designs that interface system...
2015-10-08 164 次下载 1095 次浏览
3

Page replacement algorithm called FIFO (first in first Out)

Page replacement algorithm called FIFO (first in first Out)...
2014-11-28 115 次下载 1053 次浏览
4

its simple FIFO.which is used to first in first out for vhdl source code

its simple FIFO.which is used to first in first out for vhdl source code...
2017-09-05 83 次下载 1073 次浏览
5

FIFO电路Verilog实现

FIFO电路Verilog实现...
2013-12-14 176 次下载 1082 次浏览
6

用JAVA实现操作系统的页面置换 其中包括 最佳置换算法(Optimal)、先进先出算法（first-in, first-out） 、最近最久不用的页面置换算法（LeastRecently Used

用JAVA实现操作系统的页面置换 其中包括 最佳置换算法(Optimal)、先进先出算法（first-in, first-out） 、最近最久不用的页面置换算法（LeastRecently Used Replacement）三种算法的实现...
2017-01-24 82 次下载 1182 次浏览
7

8051 Assembler editor with compile. Fully free. Please select directory first in batch file.

8051 Assembler editor with compile. Fully free. Please select directory first in batch file....
2013-12-09 74 次下载 1057 次浏览
8

A first in first out buffer in Verilog

A first in first out buffer in Verilog...
2013-12-18 104 次下载 1058 次浏览
9

VIP专区-3000套PLC实例程序

研祥集团pc104 ...
2013-07-13 31 次下载 2655 次浏览
10

FIFO FPGA

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。...
2013-07-30 157 次下载 1132 次浏览