//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
数字电子钟的详细设计和汇编代码实现，相信会给大家帮助
上传时间： 2013-12-22
上传用户：ainimao
一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。
上传时间： 2017-06-12
上传用户：zhengjian
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。
上传时间： 2014-01-19
上传用户：1051290259
数字音频监测系统设计及应用，，介绍了音 频监测中的关键技术
上传时间： 2014-01-13
上传用户：问题问题
数字频率计的设计，有设计流程，设计中用到的元件原理电路，接线，方案论证。
标签： 数字频率计
上传时间： 2014-01-23
上传用户：362279997
介绍数字电话机的 单片机设计，可是不好找呢
上传时间： 2017-07-16
上传用户：windwolf2000
同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上，采用VHDL语言对同步数字复接各组成模块进行了设计，并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真，取得了正确的设计结果，同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备，在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来，随着需要自建内部通信系统的公司和企业不断增多，同步数字复接设备的使用需求也在增加。FPGA(现场可编程门阵列)器件的高性能简化了数字通信系统的设计与实现。本文基于FPGA的技术特点，结合数字复接技术的基本原理，实现了基群速率(2048kbps)数字信号的数字分接与复接。
上传时间： 2013-12-20
上传用户：ommshaggar
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF
上传时间： 2017-07-24
上传用户：璇珠官人
该pdf描述的是简易数字频率计的设计与分析， 希望对设计到数字频率计的朋友有点用处。
上传时间： 2017-07-29
上传用户：ls530720646
