虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

频域算法

  • 基于H.264编解码的算法优化研究及FPGA的硬件实现.rar

    H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准,在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下,H.264/AVC比H.263和MPEG-4节约了50%的码率。但H.264获得优越性能的代价是计算复杂度的增加,据估计其编码的计算复杂度大约为H.263的3倍,因此很难应用于实时视频处理领域。针对这一现状,业内做了大量的研究工作,力图降低其计算复杂度和提高运行效率。比如在运动估计方面,国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上,分析了H.264帧内编码, 帧间编码及变换,量化技术的原理及特点,提出了一种基于局部边缘方向信息的快速帧内模式判决算法,通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息,累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图,以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度,在并未显著降低编码性能的情况下提升了编码器效率。仿真表明:Foreman 图像序列编码性能有了提高,其中PSNR平均降低了0.06dB,Bitrate平均降低了19.4%,这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究:按顺序对不同类型进行判决,有选择地去比较可能模式,使得在有效减少需判决的模式数量的同时,结合小块模式搜索中途停止准则来确定最优模式。仿真表明:改进算法相对与原来算法能够节省很多的编码时间(平均下降了49.3%),但带来的图像质星的下降(平均下降0.08dB,可以忽略)和码率较少的增加。 同时在整数DCT变换模块中,提出了一种快速蝶形算法,使得对4×4点数据做一次变换,只需通过8×8次加法和2×8次移位运算便可完成,与原来12×8次加法和4×8次移位相比,新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程,并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低,周期短,设计方法灵活等优点,具有广阔的市场应用前景。 仿真表明,通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高,使H.264 Baseline编码器能在PC平台上实现实时编码。

    标签: FPGA 264 编解码

    上传时间: 2013-07-18

    上传用户:zukfu

  • 射频电路的分析和设计_0.zip

      本书反映了国外在射频技术教学方面的较新内容。书中介绍了射频电路理论基础、射频电路中无源器件的基本性质及其应用、有源器件的基本性质及其应用、常用的射频电路及其应用,讨论了无线接收机的射频电路。

    标签: zip 射频电路

    上传时间: 2013-05-28

    上传用户:再见大盘鸡

  • 基于FPGA的OFDM调制解调器的设计与实现.rar

    正交频分复用(OFDM)技术是一种多载波数字调制技术,具有频谱利用率高、抗多径干扰能力强、成本低等特点,适合无线通信的高速化、宽带化及移动化的需求,将成为下一代无线通信系统(4G)的核心调制传输技术。 本文首先描述了OFDM技术的基本原理。对OFDM的调制解调以及其中涉及的特性和关键技术等做了理论上的分析,指出了OFDM区别于其他调制技术的巨大优势;然后针对OFDM中的信道估计技术,深入分析了基于FFT级联的信道估计理论和基于联合最大似然函数的半盲分组估计理论,在此基础上详细研究描述了用于OFDM系统的迭代的最大似然估计算法,并利用Matlab做了相应的仿真比较,验证了它们的有效性。 而后,在Matlab中应用Simulink工具构建OFDM系统仿真平台。在此平台上,对OFDM系统在多径衰落、高斯白噪声等多种不同的模型参数下进行了仿真,并给出了数据曲线,通过分析结果可正确评价OFDM系统在多个方面的性能。 在综合了OFDM的系统架构和仿真分析之后,设计并实现了基于FPGA的OFDM调制解调系统。首先根据802.16协议和OFDM系统的具体要求,设定了合理的参数;然后从调制器和解调器的具体组成模块入手,对串/并转换,QPSK映射,过采样处理,插入导频,添加循环前缀,IFFT/FFT,帧同步检测等各个模块进行硬件设计,详细介绍了各个模块的设计和实现过程,并给出了相应的仿真波形和参数说明。其中,针对定点运算的局限性,为系统设计并自定义了24位的浮点运算格式,参与傅立叶反变换和傅立叶变换的运算,在系统参数允许的范围内,充分利用了有限资源,提高了系统运算精度;然后重点描述了基于FPGA的快速傅立叶变换算法的改进、优化和设计实现,针对原始快速傅立叶变换FPGA实现算法运算空闲时间过多,资源占用较大的问题,提出了带有流水作业功能、资源占用较少的快速傅立叶变换优化算法设计方案,使之运用于OFDM基带处理系统当中并加以实现,结果满足系统参数的需求。最后以理论分析为依据,对整个OFDM的基带处理系统进行了系统调试与性能分析,证明了设计的可行性。 综上所述,本文完成了一个基于FPGA的OFDM基带处理系统的设计、仿真和实现。本设计为OFDM通信系统的进一步改进提供了大量有用的数据。

    标签: FPGA OFDM 调制解调器

    上传时间: 2013-07-25

    上传用户:14786697487

  • 基于FPGA的图像处理算法的研究与硬件设计.rar

    随着微电子技术的高速发展,实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中,本文提出了一种快速中值滤波算法,该算法大大节省了硬件资源,处理速度也很快。在数学形态学算法的硬件实现中,本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率,适应了流水线设计的要求,提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明,使用FPGA硬件处理图像数据不仅能够获得很好的处理效果,达到较高的工作频率,处理速度也远远高于软件法处理图像,可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试,对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。

    标签: FPGA 图像处理 法的研究

    上传时间: 2013-06-08

    上传用户:shuiyuehen1987

  • 基于FPGA的通用加扰算法(CSA)的设计和实现.rar

    随着数字视频广播的发展,观众将会面对越来越多综合或专门频道的选择,欣赏到更高品质,更多服务的节目。而广播业者则要为这些节目的版权购买,制作而承受更高的成本,单纯的广告收入已经不够。要求对用户收取一定的收视费用,而另一方面,调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制,决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益,确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中,CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统,在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是:通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。可以说,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成,FPGA的结构和原理,优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤,分析算法,划分逻辑结构,软件仿真,划分硬件模块,硬件性能分析,验证平台构建,硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计,给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程; 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。

    标签: FPGA CSA 算法

    上传时间: 2013-06-22

    上传用户:chongchong2016

  • 射频低噪声放大器的ADS设计

    射频低噪声放大器的ADS设计:本文首先简要介绍了低噪声放大器设计的理论基础,并以2.1-2.4Ghz 低噪声放大器为例,详细阐述了如何利用Agilent 公司的ADS 软件进行分析和优化设计该电

    标签: ADS 射频 低噪声放大器

    上传时间: 2013-06-18

    上传用户:han_zh

  • 一种基于SIFT描述子的特征匹配新算法

    为了克服传统的局部特征匹配算法对噪声和图像灰度非线性变换敏感的不足,提出了基于SIFT(Scale Invariant Feature Transform)描述算子的特征匹配算法。该算法首先

    标签: SIFT 特征匹配 新算法

    上传时间: 2013-04-24

    上传用户:hphh

  • 高噪声率下极值型中值滤波算法的改进

    极值型中值滤波算法在高噪声率下的滤波效果不是很好,主要原因有以下两个:首先,滤波窗口中过多的噪声点会使窗口中的点在排序时产生中值偏移;其次是高噪声率环境下,可能序列中值本身就是是噪声点。对此,本文提出

    标签: 高噪声率 中值滤波 法的改进

    上传时间: 2013-06-26

    上传用户:小小小熊

  • 超宽带脉冲与MB-OFDM物理层的FPGA实现

    现代通信系统对带宽和数据速率的要求越来越高,超宽带(ultra-wideband,UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点,成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析:一是介绍用于UWB无载波脉冲调制及直接序列码分多址调制(DS-CDMA)的新型脉冲,即Hermite正交脉冲,并且分析了这种构建UWB多元通信和多用户通信的系统性能。二是分析了UWB的多带频分复用物理层提案(MBOA)的调制技术,并在FPGA上实现了调制模块。正交Hermite脉冲集被提出用于UWB的M元双正交调制系统,获得高数据速率。调整脉冲的脉宽因子和中心频率能使脉冲满足FCC的频谱要求。M元双正交调制的接收机需要M/2个相关器,远比M元正交调制所需的相关器数量少。误码率一定时,维数M的增加可获得高的比特率和低的信噪比。虽然高阶的Hermite脉冲易受抖动时延的影响,但当抖动时延范围小于0.02ns时,其影响较为不明显。本文认为1~8阶的Hermite脉冲皆可用,可构成16元双正交系统。 正交Hermite脉冲集也可以构造UWB多用户系统。各用户的信息用不同的Hermite脉冲同时传输,其多用户的误比特率上限低于高斯单脉冲构成的PPM多用户系统的误比特率,所以其系统性能更优。正交Hermite脉冲还可以用于UWB的DS-CDMA调制,在8个脉冲可用的情况下,最多可容64个用户同时通信。 基于MBOA提出的UWB物理层协议,本文用Verilog硬件语言实现了调制与解调结构,并用Modelsim做了时序验证。用Verilog编程实现的输出数据与Matlab生成的UWB建模的输出结果一致。为了达到UWBMB-OFDM系统的FFT处理器的要求,一个混和基多通道流水线的FFT算法结构被提出。其有效的实现方法也被提出。这种结构采用多通道以获得高的数据吞吐量。此外,它用于存储和复数乘法器的硬件损耗相比其他的FFT处理器是最少的。高基的FFT蝶算减少了复数乘法器的数量。在132MHz的工作频率下,整个128点FFT变换在此结构模式下只需要242.4ns,满足了MBOA的要求。

    标签: MB-OFDM FPGA 超宽带 脉冲

    上传时间: 2013-07-29

    上传用户:TI初学者

  • 应用VHDL基于FPGA设计FIR滤波器

    伴随高速DSP技术的广泛应用,实时快速可靠地进行数字信号处理成为用户追求的目标。同时,由于可编程器件在速度和集成度方面的飞速提高,使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件,它的最大优点在于:设计任何幅频特性时,可以具有严格的线性相位,这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件,它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器,在加上VHDL语言灵活的描述方法以及与硬件无关的特点,使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究,并设计了一个16阶的FIR低通滤波器。所做的主要工作为: 1.以FIR数字滤波器的基本理论为依据,使用分布式算法作为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想,将整个滤波器划分为多个模块,利用VHDL语言的描述方法进行了各个功能模块的设计,最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例,用MAX+PLUSII软件进行了仿真,并用MATLAB对仿真结果进行了分析,证明所设计的FIR数字滤波器功能正确。 仿真结果表明,本论文所设计的FIR滤波器硬件规模较小,采样率达到了17.73MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: VHDL FPGA FIR 滤波器

    上传时间: 2013-04-24

    上传用户:zdluffy