高噪声率

高噪声率下极值型中值滤波算法的改进

极值型中值滤波算法在高噪声率下的滤波效果不是很好，主要原因有以下两个：首先，滤波窗口中过多的噪声点会使窗口中的点在排序时产生中值偏移；其次是高噪声率环境下，可能序列中值本身就是是噪声点。对此，本文提出

标签： 高噪声率 中值滤波法的改进

上传时间： 2013-06-26

上传用户：小小小熊
用VHDL语言设计基于FPGA器件的高采样率FIR滤波器

用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

标签： VHDL FPGA FIR 语言

上传时间： 2013-08-07

上传用户：ukuk
语音识别模块的性能指标：高识别率：在一定的硬件环境下

语音识别模块的性能指标：高识别率：在一定的硬件环境下，平均准确率可达97％；端点检测：在识别过程，具备端点检测功能；实时识别：具有唤醒功能；环境噪音：一定范围之内，仍可保证高识别率

标签： 语音识别模块性能指标识别

上传时间： 2015-09-30

上传用户：waizhang
高噪声环境下的麦克风阵列VAD算法研究,介绍了VAD算法在多声道环境中的检测效果

高噪声环境下的麦克风阵列VAD算法研究,介绍了VAD算法在多声道环境中的检测效果

标签： VAD 噪声环境麦克风阵列算法研究

上传时间： 2016-01-21

上传用户：四只眼
zigzag纠错码是一种非常简单但却具有非常优秀性能的码。非常适合用于中码率或者高码率编码的系统。此为一位教授提供的源码。

zigzag纠错码是一种非常简单但却具有非常优秀性能的码。非常适合用于中码率或者高码率编码的系统。此为一位教授提供的源码。

标签： zigzag 纠错码性能码率

上传时间： 2013-12-20

上传用户：caixiaoxu26
用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

标签： VHDL FIR FPGA CPLD

上传时间： 2017-08-04

上传用户：hwl453472107
DVBT信道编解码算法研究及FPGA实现

数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。

标签： DVBT FPGA 信道编解码

上传时间： 2013-04-24

上传用户：gcs333
基于FPGA与USB2.0的数据采集系统设计

本文从总体方案、硬件电路、软件程序、性能测试等几个方面详细地阐述了基于FPGA与USB2.0的数据采集系统。采集系统选用高采样率低噪声的12位AD转换芯片进行AD转换电路设计；借助频率高、内部时延小的FPGA芯片实现USB固件并以此控制USB接口芯片，通过乒乓的方式对采样数据进行缓存，提高了系统数据吞吐能力；运用USB2.0标准的接口芯片为整个采集系统提供USB的通信能力。采用集成度较高的FPGA芯片作为系统控制核心，降低了设计难度，提高了系统稳定性，同时还减小了设备体积。

标签： FPGA 2.0 USB 数据采集

上传时间： 2013-04-24

上传用户：xuanjie
德州仪器技术专家分享：LDO噪声详解

　　随着通信信道的复杂度和可靠性不断增加，人们对于电信系统的要求和期望也不断提高。这些通信系统高度依赖于高性能、高时钟频率和数据转换器器件，而这些器件的性能又非常依赖于系统电源轨的质量。当使用一个高噪声电源供电时，时钟或者转换器 IC 无法达到最高性能。仅仅只是少量的电源噪声，便会对性能产生极大的负面影响。本文将对一种基本 LDO 拓扑进行仔细研究，找出其主要噪声源，并给出最小化其输出噪声的一些方法。　　表明电源品质的一个关键参数是其噪声输出，它常见的参考值为 RMS 噪声测量或者频谱噪声密度。为了获得最低 RMS 噪声或者最佳频谱噪声特性，线性电压稳压器（例如：低压降电压稳压器，LDO），始终比开关式稳压器有优势。这让其成为噪声敏感型应用的选择。　　基本 LDO 拓扑　　一个简单的线性电压稳压器包含一个基本控制环路，其负反馈与内部参考比较，以提供恒定电压—与输入电压、温度或者负载电流的变化或者扰动无关。　　图 1 显示了一个 LDO 稳压器的基本结构图。红色箭头表示负反馈信号通路。输出电压 VOUT 通过反馈电阻 R1 和 R2 分压，以提供反馈电压 VFB。VFB 与误差放大器负输入端的参考电压 VREF 比较，提供栅极驱动电压 VGATE。最后，误差信号驱动输出晶体管 NFET，以对 VOUT 进行调节。　　图 1 LDO 负反馈环路　　简单噪声分析以图 2 作为开始。蓝色箭头表示由常见放大器差异代表的环路子集（电压跟随器或者功率缓冲器）。这种电压跟随器电路迫使 VOUT 跟随 VREF。VFB 为误差信号，其参考 VREF。在稳定状态下，VOUT 大于 VREF，其如方程式 1 所描述：

标签： LDO 德州仪器家分

上传时间： 2013-11-11

上传用户：jiwy
基于BP神经网络识别字符. BP神经网络算法是把一组样本输入输出问题转化为一个非线性优化问题

基于BP神经网络识别字符. BP神经网络算法是把一组样本输入输出问题转化为一个非线性优化问题，并通过梯度算法利用迭代运算求解权值的一种学习方法。采用BP网络进行分类，并附加线性感知器来实现单字符的有效识别，算法简便，识别率高，可适用于多种高噪声环境中的印刷体字符识别。

标签： BP神经网络识别字符算法

上传时间： 2017-07-03

上传用户：wlcaption