三分之一倍频程表示的短时傅里叶变换，需要时域分析工具箱
上传时间： 2013-12-30
上传用户：erkuizhang
EP2C CYCONLY 系列的FPGA时钟测试程序，是由内部时钟分频后，点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高
上传时间： 2014-01-13
上传用户：leehom61
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
上传时间： 2014-01-16
上传用户：奇奇奔奔
AD9833是ADI公司生产的一款低功耗,可编程波形发生器,能够产生正弦波、三角波、方波输出。波形发生器广泛应用于各种测量、激励和时域响应领域,AD9833无需外接元件,输出频率和相位都可通过软件编程,易于调节,频率寄存器是28位的,主频时钟为...
上传时间： 2014-01-08
上传用户：gdgzhym
基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码
上传时间： 2017-07-18
上传用户：yangbo69
离散系统Z域分析 实验步骤： 主界面下进入实验六的“离散系统Z域分析”，输入分子多项式的系数向量 按照 z 降幂的顺序输入，如：，输入为。 输入分母多项式的系数向量，按照 z 降幂的顺序输入。 鼠标单击确定按钮，显示系统函数的幅频特性曲线，相频特性曲线。
上传时间： 2013-12-22
上传用户：teddysha
时钟产生电路，12.5倍分频电路，可以用于参考半分频电路
标签： 时钟产生电路
上传时间： 2013-12-17
上传用户：lunshaomo
数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与六进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的1Hz计时脉冲，除此之外，整个数字时钟还需要有启动信号和置数信号，以便使数字时钟能随意停止和启动
上传时间： 2017-08-22
上传用户：15873863579
matlab时频,工具箱，对时域信号进行时频变换有利于信号的分析
上传时间： 2020-04-04
上传用户：Ruruyin
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利：一种快速无毛刺的时钟倒换方法.rar华为专利：华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf
上传时间： 2021-11-05
上传用户：qdxqdxqdxqdx
