利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
标签： 乘法器
上传时间： 2016-02-27
上传用户：chongcongying
计算器 计算 加.减．乘．除 运行界面简单易懂 可以轻松的学会怎么编写
上传时间： 2014-01-24
上传用户：woshini123456
在ISE下用verilog开发的16位进位现行加法器
上传时间： 2013-12-17
上传用户：维子哥哥
用VHDL写的一个32位并行乘法器的源代码，已经过验证，可以直接使用
上传时间： 2014-01-06
上传用户：hoperingcong
32位并行乘法器的测试文件，已经经过验证，可以直接使用
上传时间： 2014-01-10
上传用户：qilin
这是一个利用FPGA来实现加法器的算法，利用加法树的概念！
上传时间： 2013-12-17
上传用户：zycidjl
MCS51单片机编译软件中文版,除提供中文字符串编程功能外,还具有动态子程序库调用、全功能汉字字模生成、点阵图形数据生成、中文寄存器定义等诸多功能，它会使你的程序如同一篇文章一个故事。软件的宗旨是使你的程序无须添加注释。是汇编语言程序员的最佳帮手。
上传时间： 2014-12-08
上传用户：6546544
如下功能： 1、二进制、八进制、十进制及十六进制数的加、减、乘、除、乘方、取模等简单计算 2、科学计算函数，包括(反)正弦、(反)余弦、(反)正切、(反)余切、开方、指数等函数运算 3、以角度、弧度两种方式实现上述部分函数 4、具备历史计算的记忆功能 5、对不正确的表达式能指出其错误原因
上传时间： 2016-03-12
上传用户：rishian
本系统由单片机系统、键盘、LED 显示、交通灯演示系统组成。系统包括人行道、左转、右转、以及基本的交通灯的功能。系统除基本交通灯功能外，还具有倒计时、时间设置、紧急情况处理、分时段调整信号灯的点亮时间以及根据具体情况手动控制等功能
上传时间： 2016-03-16
上传用户：liuchee
