📚 锁相环技术资料

📦 资源总数：801

💻 源代码：222

锁相环(phaselockedloop)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。根据自动控制原理，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。是无线电发射中使频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLLIC（锁相环集成电路），压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLLIC所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLLIC的电压输出端的电压发生变化，去控制VCO，直到相位差恢复，达到锁相的目的。能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。

🔥 锁相环热门资料

查看全部801个资源 »

锁相环simulink

simulink仿真，可以根据simulink原理对锁相环的过程进行仿真...

👤 xiaobudong ⬇️ 3 次下载

锁相环

锁相环verilog

数字锁相环的verilog代码，在quartus上运行...

⬇️ 9 次下载

verilog 锁相环

PLL锁相环

PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由...

👤 紫阳帝尊

PLL 锁相环