为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中，测试结果表明，调制电路能正确选相，解调电路输出数据与QDPSK调制输入数据完全一致，达到了预期的设计要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
上传时间： 2013-10-28
上传用户：jyycc
2012最新版《逻辑分析仪基础知识》：与许多电子测试和测量工具一样，逻辑分析仪是一种针对特定类型问题的解决方案。它是一种通用工具，可以帮助您调试数字硬件、检验设计和调试嵌入式软件。对设计数字电路的工程师来说，逻辑分析仪是一种不可或缺的工具。 逻辑分析仪用于涉及大量信号或挑战性触发要求的数字测量。 我们将首先考察数字示波器及逻辑分析仪的演进。然后，我们将介绍基本逻辑分析仪的构成要素。在有了这些基础知识后，我们将介绍逻辑分析仪有哪些重要功能，及其为什么在为特定应用选择适当工具时发挥重要作用。
上传时间： 2014-01-10
上传用户：黄婷婷思密达
LAB7000系列逻辑分析仪是一款紧凑、快速调试数字电路设计强有力的便携式逻辑分析仪；高速的USB2.0接口、高端的FPGA、强大的ARM处理器等组成的嵌入式系统全方位智能控制；高速、高效、高性能，帮你轻松搞定问题。LAB7000系列逻辑分析仪实现了业界领先的高带宽、大容量的高速采集技术，采样率从200M到1G不等，34通道每通道容量最高达128M；功能灵活强大，集逻辑分析仪、总线分析仪、协议分析仪、频率计、逻辑笔等多种测量开发仪器之大成于一身，适用于各种数字电路的开发、测量、分析和调试工作，还为方便某些特殊的用户提供定制插件服务，是电子研发、电子测量工程师、高校师生的科研开发和教学的得力助手。
上传时间： 2013-10-14
上传用户：pzw421125
与许多电子检测与测量工具相同，逻辑分析仪是针对特定问题提供的解决方案。该工具能够帮助人们实施数字硬件故障检测，功能多样；同时，它还是设计数字电路的工程师必不可少的数字设计工具。逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量。本文档将使您了解什么是逻辑分析仪，它如何工作。在逻辑分析仪简介部分中，我们首先关注数字示波器以及逻辑分析仪测量结果评估，随后学习简单逻辑分析仪的构造；拥有上述基础知识后，您将了解逻辑分析仪的重要功能以及针对特定应用时，分析仪为什么成为一种主要选择。
标签： 逻辑仪
上传时间： 2015-01-03
上传用户：mickey008
本文讨论的是使用TTL和CMOS的3V和5V系统中逻辑器件间接口的基本概念和电路实例，理解了这些概念可以避免不同电压的逻辑器件接口时出现的问题和保证所设计的电路数据传输的可靠性。
上传时间： 2013-11-14
上传用户：xmsmh
有限状态机FSM思想广泛应用于硬件控制电路设计，也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态，在每个状态上判断事件，变连续处理为离散数字处理，符合计算机的工作特点。同时，因为有限状态机具有有限个状态，所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理，相反，有限状态机是闭环系统，有限无穷，可以用有限的状态，处理无穷的事务。
上传时间： 2013-12-26
上传用户：cmc_68289287
广州致远电子的LA系列逻辑分析仪的详细使用指南。详细介绍了如何在CPLD/FPGA/单片机开发，嵌入式开发，数字电路开发等方面使用逻辑分析仪。是上述开发中一个非常有用的工具！ 逻辑分析仪——纵观全局、掌控细节——细节决定成败！
上传时间： 2015-05-03
上传用户：yxgi5
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
VHDL设计中电路简化问题的探讨，从描述方法、设计规则、逻辑函数分析了VHDL设计中容易引起电路复杂化的原因，并提出了相应的解决方法。
上传时间： 2014-10-12
上传用户：阳光少年2016
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
