逻辑器全部资料下载-18295个逻辑器技术资源-虫虫下载站

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太...

📅 2016-06-14

四位计数器计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。...

📅 2013-12-22

使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位...

📅 2013-12-11

定时器管理，用1个硬件定时器实现多个逻辑定时器...

📅 2013-12-30

M_UART 介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片...

📅 2014-06-06

URISC 处理器由数据单元和控制单元组成。数据单元中包含保存运算数据和运算结果的数据寄存器，也包括用来完成数据运算的组合逻辑电路单元。控制单元用来产生控制信号序列，以决定何时进行何种数据运算。控制单...

📅 2014-01-25

基于图形化的多线程下载器，可实现添加，暂停，删除等功能，里面的代码逻辑划分的不错，新手可以参考参考...

📅 2016-10-02

多路选择器是一个多输入，单输出的组合逻辑电路，在算法电路的实现中常用来根据地址码来调度数据。...

📅 2014-01-22

练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真...

📅 2014-01-15

vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移...

📅 2013-12-13

📚 逻辑器技术资料