PCA9548A 是一款通过I2C 总线控制的八进制双向转换开关。它的每对SCL/ SDA 上行通道可以扩展为八对下行通道，可以通过可编程控制寄存器的内容来选择任意单一的SCx/SDx 通道或者组合通道。由多路复用器的通门，VDD 管脚可以用来限制PCA9547 通过的最高电压，这使得每一对SCL/SDA 都可以使用不同的总线电压，因此1.8V、2.5V 或3.3V的器件可以在无其它保护的情况下与5V 的器件进行通信。它的外部上拉电阻将总线拉高至每个通道所要求的电压电平，所有I/O 管脚都可以承受5V 电压。
上传时间： 2013-10-13
上传用户：hanli8870
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
基于18B20的双路温度采集器设计
上传时间： 2013-11-19
上传用户：zhichenglu
文章的设计是采用内部互联一分二功分器的方法来实现多路功分器, 因为实际制作中很难将一分二功分器直接相连, 所以在一分二功分器之间需要采用传输线进行连接, 本文主要研究了内部互联多路多节功分器的性能以及传输线对内部互联多路多节功分器的影响。
上传时间： 2013-10-26
上传用户：15501536189
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
本文具体介绍了怎样利用Intel公司的8051单片机设计和实现一款低成本的可配置性的单路电话计费器。
上传时间： 2014-01-18
上传用户：shawvi
多路移位寄存器dsasg asgagvgdafgadtgertgdafgdafgda
标签： asgagvgdafgadtgertgdafgdafgda dsasg 多路 移位寄存器
上传时间： 2015-04-04
上传用户：cc1
S3C44B0X 具有 8 路模拟信号输入的 10 位模/数转换器（ADC），它是一个逐次逼近型 的 ADC，内部结构中包括模拟输入多路复用器，自动调零比较器，时钟产生器，10 位逐次 逼近寄存器（SAR），输出寄存器如下图所示。这个 ADC 还提供可编程选择的睡眠模式， 以节省功耗。
上传时间： 2014-11-23
上传用户：zhangyi99104144
一个用VerilogHDL语言编写的多路解复用器
标签： VerilogHDL 语言 编写 多路
上传时间： 2013-12-16
上传用户：yph853211
这是EM78P458/459的烧路器的技术文档，详细说明了如何对EM78P458/459进行操作
上传时间： 2015-08-15
上传用户：asdkin
