主要简介数字通信原理及技术， 信道编码是通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。本文介绍了几种主要的信道编码技术，分析了他们的原理以及它在各个方面的应用和研究，并对各种编码方法的优缺点进行了总结，对信道编码的未来进行了展望。
标签： 主要简介数字通信原理及技术
上传时间： 2015-07-04
上传用户：1314999
第一章、ALTERA QUATUSII 5.0 使用介绍...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 设计过程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立设计.......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理图文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 与 AHDL ...................................... 9 3. 编译综合设计.......................................................... 9 4. 仿真工程............................................................. 11 5. 分配设备与管脚....................................................... 12 6. 程序下载............................................................. 15 7. 调试与软件逻辑分析仪的使用........................................... 16 7.1. 设置和运行 SIGNALTAP II 逻辑分析器................................. 17 7.2. 设置触发器： ..................................................... 18 第二章 FPGA 试验平台介绍................................................. 19 1 简介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED，拨码开关和按键................................................... 21 3.1 十二个发光二极管（LED）七段数码显示器.............................. 21 3.2 四位拨码开关和两个功能按键......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠标、键盘接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速，异步SRAM ....................................................... 27 10 高速，同步SDRAM ...................................................... 33 11 大容量，快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 编程和调试接口....................................................... 39 14 时钟源............................................................... 39 15 电源方案............................................................. 41 16 复位电路............................................................. 42 17 扩展板接口........................................................... 42 第三章 数字电路与数字系统试验........................................... 45 第一部分 基础试验....................................................... 45 实验一 3/8 译码器....................................................... 45 实验二 分频器........................................................... 47 实验三 BCD 七段显示译码器实验............................................ 47 实验四 模拟74LS160 计数器实验........................................... 50 实验五 交通灯控制器..................................................... 51 实验六 乒乓球游戏机..................................................... 52 试验七 扫描数码显示器................................................... 54 试验八 频率计........................................................... 56 第二部分 接口控制器试验................................................. 58 试验九 RS-232 串口控制器................................................. 58 试验十 LCD 显示试验...................................................... 60 试验十一 VGA 控制输出试验............................................... 64 试验十二 PS/2 键盘控制器试验............................................ 66 试验十三 接口互连试验................................................... 69
标签： FPGA
上传时间： 2015-10-08
上传用户：shzweh1234
十字路口交通灯的系统图如图1，秒脉冲发生器产生整个定时系统的基脉冲，由减法计数器对显示时间减数达到控制每种工作状态的持续时间，当减法计数器的回零脉冲使状态控制器完成状态转换，与此同时，状态译码器根据系统的下一个工作状态决定下一个减计数的初始值。减法计数器的状态有BCD译码器、显示管显示。在黄灯亮期间，状态译码器将秒脉冲引入红灯控制电路，让红灯闪烁。
上传时间： 2016-06-04
上传用户：愛哥纯帅
(n, k, N)卷积码的状态数为2k (N−1) ，对每一时刻要 做2k (N−1) 次“加－比－存”操作，每一操作包括2k 次加法和2k −1 次比较，同时要保留2k (N−1) 条幸存路径。由此可见，Viterbi 算法的复杂度与信道质量无关，其计算量和存储量都随约束 长度N 和信息元分组k 呈指数增长。因此，在约束长度和信息元分组较大时并不适用。 为了充分利用信道信息，提高卷积码译码的可靠性，可以采用软判决Viterbi 译码算法。 此时解调器不进行判决而是直接输出模拟量，或是将解调器输出波形进行多电平量化，而不 是简单的 0、1 两电平量化，然后送往译码器。即编码信道的输出是没有经过判决的“软信 息”。
上传时间： 2016-08-08
上传用户：June
1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2. 掌握用MSI设计的组合逻辑电路的方法。
上传时间： 2016-10-24
上传用户：eriilover
“Huffman-树”不仅能对文本数据进行编码、译码，提高文本数据的传输效率，同时它也能对多媒体数据（如：数字图像、视频等）进行编码、译码，从而实现多媒体数据的压缩存储。目前，在Web互联网上广泛使用的JPEG图像格式就采用了Huffman编码，与其他图像格式（如：BMP、TIF等）相比，同一副图像采用JPEG格式时所需的存储空间是最少的。在这个实验中，请设计一个Huffman编/译码器，并模拟数字图像的压缩存储（编码）和解码显示（译码）的过程。 （1）构造“Huffman-树”： ①读入一个大小为N*M（N为图像的高度，M为图像的宽度）的灰度图像块，该图像中的每个像素（元素）的取值范围是0~255，取值为0表示该像素是“黑色”，取值为255表示该像素是“白色”，其他取值表示介于“黑色”和“白色”之间的灰度值。 ②统计读入图像块中每种灰度值出现的次数，并去除出现次数为零的灰度值，以此作为构造“Huffman-树”所需的权值。 ③说明：在构造“Huffman-树”的过程中，当有多个待合并元素的权值相同时，每次选择灰度值较小的两个元素进行合并。 （2）Huffman编码（压缩存储）：读入新的灰度图像块，利用已建立好的“Huffman-树”对其进行编码，将图像的宽度、高度信息和编码结果保存到文件（如：compress_image.txt）中，同时计算Huffman编码的压缩比并输出。压缩比的计算公式如下：压缩比=原始图像所需比特数/压缩后图像所需比特数。 （3）Huffman译码（解码显示）：读入压缩存储的灰度图像，利用已建立好的“Huffman-树”对其进行译码，将译码结果按照原有宽度、高度还原图像，并将还原之后的图像保存到文件（如：decoding_image.txt）中。
标签： 树
上传时间： 2016-12-02
上传用户：592595
编写一个赫夫曼编/译码器。 主要功能：根据输入的字符代码集及其权值集， l 构造赫夫曼树，输出各字符的赫夫曼编码。 l 编码：输入字符序列，输出对应的赫码序列。
标签： 树哈弗曼树
上传时间： 2016-12-29
上传用户：遗风遗风丶
题目：一位加法器的设计 试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路； （2）用LED管显示。
标签： 加法器
上传时间： 2017-05-09
上传用户：明天明天明天
MT8870 音调译码器（Tone Decoder）是MITEL 公司所开发生产为一颗常用复频译码IC，DTMF解码器
上传时间： 2017-08-10
上传用户：pxmpd
数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与六进制计数器）、十二进制计数器（或二十四进制计数器）电路组成。在整个秒表中最关键的是如何获得一个精确的1Hz计时脉冲，除此之外，整个数字时钟还需要有启动信号和置数信号，以便使数字时钟能随意停止和启动
上传时间： 2017-08-22
上传用户：15873863579
