虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

设计验证

  • 基于Xilinx公司的SOPC的以太网设计

      1.设计(论文)的主要任务及目标   (1) 研究SOPC理论如何应用于以太网终端设计;   (2) 研究如何使用EDK软件和IP核搭建整个设计硬件结构;   (3) 在开发板上实现以太网终端设计,验证整个结论。   2.设计(论文)的基本要求和内容   (1) 符合以太网设计的基本概念和原理;   (2) 能准确运用EDK软件在嵌入式系统设计中的优势;   (3) 选取合适的对象,并构造合理的以太网模型。 图 Xilinx的SOPC设计流程

    标签: Xilinx SOPC 以太网

    上传时间: 2013-11-04

    上传用户:1184599859

  • 基于FPGA的实时视频信号处理平台的设计

    提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr 视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。

    标签: FPGA 实时视频 信号处理平台

    上传时间: 2013-11-10

    上传用户:sjb555

  • LTE标准下Turbo码编译码器的集成设计

    针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明,系统运行稳健可靠,并具有良好的移植性;集成化一体设计,为LTE标准下Turbo码 ASIC的开发提供了参考。

    标签: Turbo LTE 标准 编译码器

    上传时间: 2013-10-28

    上传用户:d815185728

  • 基于FPGA的宽带数字接收机变带宽数字下变频器设计

    基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。

    标签: FPGA 宽带数字 接收机 带宽

    上传时间: 2013-11-03

    上传用户:23333

  • 华为FPGA设计流程指南

    本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是: l         在于规范整个设计流程,实现开发的合理性、一致性、高效性。 l         形成风格良好和完整的文档。 l         实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 l         便于新员工快速掌握本部门FPGA的设计流程。  

    标签: FPGA 华为 设计流程

    上传时间: 2013-11-24

    上传用户:xmsmh

  • 基于FPGA 的单精度浮点数乘法器设计

    设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.

    标签: FPGA 精度 浮点数 乘法器设计

    上传时间: 2013-10-09

    上传用户:xjy441694216

  • 基于FPGA的多路高速串并转换器设计

    高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES

    标签: FPGA 多路 串并转换

    上传时间: 2013-11-03

    上传用户:王小奇

  • 基于强化学习的飞行自动驾驶仪设计

      针对强化学习在连续状态连续动作空间中的维度灾难问题,利用BP神经网络算法作为值函数逼近策略,设计了自动驾驶仪。并引入动作池机制,有效避免飞行仿真中危险动作的发生。首先,建立了TD强化学习算法框架;然后根据经验将舵机动作合理分割为若干组,在不同的飞行状态时,调取不同组中的动作;其次,构建了BP神经网络,通过飞行过程中的立即奖赏,更新网络的值函数映射;最后,通过数字仿真验证了强化学习自动驾驶仪的性能,仿真结果表明,该算法具有良好的动态和稳态性能。

    标签: 化学 飞行 自动驾驶仪

    上传时间: 2013-11-09

    上传用户:刘江林1420

  • 一种低延时片上网络路由器的设计与实现

    通过分析流水线结构和单周期结构的片上网络路由器,提出了一种低延时片上网络路由器的设计,并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工艺进行流片验证。芯片测试结果表明,该路由器可以在300 MHz时钟频率下工作,并且在相同负载下,与其他结构的路由器相比较,其能够在较低延时下完成数据包传送功能。

    标签: 低延时 片上网络 路由器

    上传时间: 2014-12-28

    上传用户:bakdesec

  • 一种可变位速率的位同步器的设计与仿真

    大部分传统的位同步器是针对固定位速率遥测系统来设计的,这不能满足一些可变位速率遥测接收机的需求。因此,提出一种基于FPGA实现的位同步器的设计,它能适应不同位速率的遥测系统。同时,对这种位同步器的实现进行了仿真,验证其正确性和可实现性。

    标签: 速率 位同步器 仿真

    上传时间: 2013-11-01

    上传用户:qb1993225