viterbi译码器（2.1.7），里面什么都有，测试模块，编码模块和译码模块
上传时间： 2014-01-09
上传用户：aix008
卷积码译码算法改进 实现Conv.(2,1,9)的编码、软判决滑动窗维特比译码，其生成多项式为G0=561(八进制),G1=753(八进制)，调制方式为BPSK，信道为AWGN，比较不同的译码深度对译码器性能的影响
上传时间： 2014-01-05
上传用户：wfl_yy
Jpeg编解码器的源代码，中间包括DCT变换，量化，Huffman编码等过程
上传时间： 2015-09-15
上传用户：sardinescn
移位寄存器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 移位寄存器
上传时间： 2014-12-01
上传用户：liuchee
分频器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 分频器
上传时间： 2013-12-21
上传用户：redmoons
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
我自己编码的一个空调红外编码程序,使用的是C语言的精确定时，没有用到定时器。
上传时间： 2015-10-10
上传用户：shawvi
utf8编码，解码程序，实现了utf8,unicode,ansi之间的转换函数，还提供了一个utf8字符串迭代器，使用这个迭代器可以方便的遍历utf8所表示的每一个真实字符
上传时间： 2013-12-24
上传用户：huannan88
基于PC104的24位数据采集器的完整源码，从初始数据采集输入到编码，GPS微妙级对时，输出规定格式以及服务响应
上传时间： 2015-11-28
上传用户：星仔
按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0～SL2译出键扫描线，由另一3-8译码器译出显示器的位扫描线，并采用了编码扫描方式。 为了防止出现重键现象，扫描输出线高位SL3不参加键扫描译码。CPU对8279的监视采用了查询方式，故8279的中断请求信号IRQ悬空未用。
上传时间： 2014-01-25
上传用户：skfreeman
