viterbi译码器（2.1.7），里面什么都有，测试模块，编码模块和译码模块
资源简介：viterbi译码器（2.1.7），里面什么都有，测试模块，编码模块和译码模块
上传时间： 2014-01-09
上传用户：aix008
资源简介：提供了一个硬判决的viterbi译码器（2，1，3） 有源程序及算法描述，未成定稿，只供参考 （vhdl 语言描述）
上传时间： 2015-07-16
上传用户：天诚24
资源简介：（2,1,3）卷积码的viterbi译码C程序，已经验证成功
上传时间： 2016-05-22
上传用户：plsee
资源简介：无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间： 2013-06-19
上传用户：xinzhch
资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的viterbi译码器...
上传时间： 2013-07-23
上传用户：叶山豪
资源简介：最高优先级编码器 8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使用select语句） LED七段译码 多路选择器（使用if－else语句） 双2－4译码器：74139 多路选择器...
上传时间： 2015-04-11
上传用户：tianyi223
资源简介：共享软件PROGISP(Ver1.4) 2005/12/28 支持编程器类型 1,多种并口（可以自定义）编程器（并口串行） 2,USBPROG编程器（usb串行） 3,并口并行编程器 特色： 1,速度较快(16k程序): 并口 读11秒 写11秒；USBPROG读2秒 写2秒。 2,USBPROG根据目标cpu自...
上传时间： 2013-12-10
上传用户：whenfly
资源简介：共享软件PROGISP(Ver1.4+) 2006/1/14 支持编程器类型 1,多种并口（可以自定义）编程器（并口串行） 2,USBPROG编程器（usb串行） 3,并口并行编程器 4,usbasp 扩展功能 1,串口调试,超级终端 特色： 1,速度较快(16k程序): 并口 读11秒 写11秒；US...
上传时间： 2013-12-11
上传用户：磊子226
资源简介：压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间： 2014-11-28
上传用户：xieguodong1234
资源简介：三篇关于viterbi FPGA编译码器的优化设计文档： 1、viterbi译码器的FPGA设计实现与优化.pdf 2、viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行viterbi译码器的设计与实现.pdf
上传时间： 2013-11-27
上传用户：邶刖
资源简介：PROGISP(Ver1.4+)内涵USBASP代码 支持编程器类型 1,多种并口（可以自定义）编程器（并口串行） 2,USBPROG编程器（usb串行） 3,并口并行编程器 4,usbasp 扩展功能 1,串口调试,超级终端 特色： 1,速度较快(16k程序): 并口 读11秒 写11秒；USBPROG...
上传时间： 2013-12-21
上传用户：ANRAN
资源简介：利用verilog实现的一个（2,1,2）卷积码的编码器,很有用的哟!
上传时间： 2016-07-07
上传用户：hustfanenze
资源简介：电子工程(报告) >> [数字电子课程设计] 七段数码显示译码器设计[数字电子课程设计] 七段数码显示译码器设计 购买...(1)学习7数码显示译码器设计 (2)学习VHDL的多层次设计方法。 二、设计任务及要求: (1)实验内容1:说明程序1的...
上传时间： 2013-12-24
上传用户：sclyutian
资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现viterbi译码器的设...
上传时间： 2013-06-23
上传用户：myworkpost
资源简介：本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间： 2013-04-24
上传用户：waizhang
资源简介：哈夫曼编/译码器（3） 哈夫曼编/译码器（3） 哈夫曼编/译码器
上传时间： 2014-01-08
上传用户：cuiyashuo
资源简介：2,1,7卷积码译码s-function
上传时间： 2013-12-24
上传用户：llandlu
资源简介：这是点阵程序 个人认为先学点阵再学lcd比较好 p0 p2分别接16*16点阵的高八位和低八位(纵向取模) p3口低四位接4-16线译码器（74ls154）译码器低电平为列选 消除鬼影的方法：
上传时间： 2014-01-12
上传用户：shus521
资源简介：java编写的哈夫蔓编码译码器（绝对原创）
上传时间： 2014-01-10
上传用户：fanboynet
资源简介：一种应用比较广泛的维特比译码算法--（2，1，6）卷积码的维特比译码算法，采用回溯进行译码。
上传时间： 2014-12-20
上传用户：qunquan
资源简介：一个完整的viterbi(2,1,7)编码程序，使用的是Verilog语言
上传时间： 2016-10-29
上传用户：zhangjinzj
资源简介：定时设计一个单片机控制的简易定时报警器。要求根据设定的初始值（59-1秒）进行倒计时，当计时到0时数码管闪烁“00”（以1Hz闪烁），按键功能如下： （1）设定键：在倒计时模式时，按下此键后停止倒计时，进入设置状态；如果已经处于设置状态则此键无效。 ...
上传时间： 2013-12-24
上传用户：waitingfy
资源简介：vterbi译码 采用（2，1，6）译码结构 ，用C语言编写，译码效率高。
上传时间： 2014-01-15
上传用户：maizezhen
资源简介：这是一种用C实现的(2,1,7)卷积码维特比译码算法的软件实现.
上传时间： 2013-12-13
上传用户：515414293
资源简介：能够测试不同码率（1/2,1/3）的卷积码在awgn信道下的性能
上传时间： 2013-12-27
上传用户：gundan
资源简介：matlab实现（2,1,3）卷积码的编码和译码
上传时间： 2016-05-27
上传用户：时空凝滞
资源简介：用分支限界法求解背包问题（0/1背包） 1.问题描述：已知有N个物品和一个可以容纳TOT重量的背包，每种物品I的重量为Weight，价值为Value。一个只能全放入或者不放入，求解如何放入物品，可以使背包里的物品的总价值最大。 2.设计思想与分析：对物品的选...
上传时间： 2016-02-09
上传用户：我们的船长
资源简介：七段显示译码器（功能：将思维二进制数译成七段输出信号，驱动数码管显示）
上传时间： 2016-07-29
上传用户：小鹏
资源简介：这部分是作为免费软件。 TScrollText （版本1.0 ）让行文字的水平或垂直滚动。它方便，除其他外，文字显示功能改变，如对齐，字体和样式（降低，提高，阴影或正常） 。 我已经开发这一部分用Delphi 2 。虽然我没有尝试过运行Delphi的1 ，部分应汇编行...
上传时间： 2014-08-24
上传用户：qlpqlq
资源简介：编制计算N （N<50）个偶数之（2+4+6+…）的子程序和接收输入N及将结果（例如2+4+6=12）显示的主程序。对键盘输入的字符进行判断，如果不是数字，显示提示，输入两位数。对输入的数字进行判断，如果输入的数不在1～50之间，提示重新输入。结束时，显示提示，按...
上传时间： 2017-07-20
上传用户：标点符号
