EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间： 2013-07-18
上传用户：ynwbosss
Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的BM算法，针对改进后的BM算法提出了一种流水线结构的译码器实现方案并改进了该算法的实现结构，在译码器复杂度和译码延时上作了折衷，降低了译码器的复杂度并提高了译码器的最高工作频率。在Xilinx公司的Virtex-Ⅱ系列FPGA上设计实现了RS(255,239)编译码器，证明了该方案的可行性。
上传时间： 2013-06-11
上传用户：奇奇奔奔
近年来，网络音乐，特别是网络电台的风行，受到越来越多的大众追捧。网络音乐以其及时、海量、灵活、个性化、时尚的风格，吸引了越来越多消费者的加入和众多商家的关注。但是，作为网络音乐的终端--流媒体播放器，最直接面向大众的窗口，却显得单一，大部分商家只提供PC上的流媒体播放器。正出于此，本课题把目光投向那些不使用PC或者不愿长时间使用PC的用户，为他们量身定制流媒体播放设备，让用户不必使用PC也可享受网络音乐带来的快乐。 本课题的研发正是基于上述背景，研发支持无线网络的嵌入式多功能流媒体播放设备。本课题的研究目标是实现一个嵌入式流媒体播放器(亦称为InternetRadio)，Internet Radio是一个可以在家中自由移动、任意摆放的网络流媒体播放设备。只要处在有网络环境中，Internet Radio的音乐平台让用户不必打开计算机，就能接收全球数千个不同风格、不同国家的各种类型音乐电台。除了可以直接透过因特网收听网络广播外，还可以播放储存于计算机硬盘或MP3设备中的音乐。 本系统采用ARM920T作为处理器，基于嵌入式Linux操作系统、vTuner网络电台地址数据库、Mplayer播放器软件和FLTK界面开发工具来实现。系统实现了除一般意义的音频流媒体播放和接收调频广播等功能之外，还增加了本地相框和网络数码相框Flickr在线分享的流行时尚元素。本论文具体分析了系统的硬件平台，主要论述了软件的实现，系统的主要软件功能包括bootloader和嵌入式Linux系统的移植，根文件系统的构建，播放器软件程序的研究、比较、移植和编写，系统与网络电台地址数据库vTuner和网络相框Flickr的交互，Microwindows、Nxlib和FLTK的移植和基于FLTK的图形界面开发，以及基于FLIK开发出良好的人机交互界面。作为项目的主要核心人员，作者负责系统的软件架构设计、Linux系统的移植、播放器软件的研究和开发、GUI开发工具和图形库的移植、图片播放的实现、用户与设备交互的实现和大部分界面程序的编码等关键工作。
上传时间： 2013-07-10
上传用户：小枫残月
随着通信产业的发展，尤其是今年3G牌照的发放，视频业务在移动多媒体方面将会有更加重要的地位，所以在移动终端上实现支持高效视频编码标准的解码功能就成为一项非常有实际意义的工作。 H．264作为新一代的高压缩率的视频标准，凭借其较高的压缩率和优秀图像质量，使得H．264只要利用较小的空间就能存储更多的视频数据，在更低的网络带宽条件下提供更优质量的视频。然而高度的压缩必然付出较高的硬件代价。如何能完成视频良好解码并能节约硬件资源成为研究热点。 考虑到H．264视频编解码的计算复杂度，在硬件选择上一般比较注重高性能处理器的选择。计算目前主流的实现方式包括ASIC的专用集成芯片实现或者是DSP的软件实现。ARM处理器伴随技术的进步，尤其是对支持数字信号处理的功能加强后，在视频编解码领域的应用也越来越广泛。 本文以WindowsCE5．0和S3C2440A嵌入式平台作为H．264解码器的载体，研究的代码版本是t264-src-0．14，主要进行了以下几个方面的工作： 研究了H．264视频压缩标准和它的体系结构，尤其是对解码器部分进行了硬件要求的分析。 深入研究了WINCE5．0和ARM结合的平台特性，根据实际的硬件平台需要，定制了相应的操作系统。 完成了基于T264代码的解码库在WINCE5．0下的移植，并进行了相应的代码和算法的优化并完成了基于WINCE5．0操作系统下播放程序的编写。 通过实验数据证明，在基于单核的ARM芯片中，主要靠软件进行QCIF格式的H．264视频解码从而获得良好播放效果的方法是有效的。
上传时间： 2013-07-24
上传用户：myworkpost
信息化社会的到来以及IP技术的兴起，正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中，实时传输高质量的视频面临着巨大的挑战，因此这也成为人们的研究热点。 对于无线移动信道来说，网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因，无线移动通信不仅具有带宽波动的特点，而且信道误码率高，经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性，使得传输的可靠性大为降低。 视频播放具有严格的实时性要求，这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量，视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战，本文在对新一代视频编码国际标准H.264/AVC研究的基础上，主要在提高其编码效率和H.264的无线传输抗误码性能，以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新，提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制，以提高区域图像质量，同时能根据感兴趣区及信道的状况自动调整宏块刷新数量，充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾，笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法，可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行，且在运动复杂度频繁变化时效果更加明显，完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上，基本实现了基于H.264的嵌入式解码，在PXA270基础上进行环境的配置，定制WirtCE操作系统，并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试，最终实现了对无差错H.264码流实时解码。
上传时间： 2013-06-18
上传用户：也一样请求
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
开关磁阻电机是电机技术与现代电力电子技术、微机控制技术相结合的产物，既具有结构简单坚固、成本低、容错能力强，耐高温等优点，又在高度发展的电力电子和微机控制技术的支持下获得了良好的可控性能，目前己经在多个工业部门得到应用。因此，开关磁阻电机在驱动调速领域有着良好的发展前景。本论文在对前人成果的广泛了解和研究基础上，以philip公司生产的LPC2101为主控芯片，充分利用其高速运算能力和面向电机控制的高效控制能力，设计并制作了SRM控制器与系统软件。本文以开关磁阻电机的调速控制策略及其控制实现方法为主要研究内容，对开关磁阻电机的数学模型、功率变换器技术、控制策略、控制方案的实现进行了全面深入的研究。 全文的研究工作分为五个部分，第一部分介绍了开关磁阻电机调速系统的构成及基本工作原理，综述了开关磁阻电机的国内外发展现状、特点及研究动向，总结了开关磁阻电机系统存在的技术问题，提出了本文的研究目的和主要研究内容。 第二部分引用并讨论了SR电动机的基本数学模型和准线性数学模型，然后基于此重点分析了与电动机运行特性密切相关的相电流波形与转子角位移的函数关系，最后根据课题所关心的控制系统设计，在理论分析的基础上提出了SR电动机控制方案并进行了原理性分析，对SR电动机各个运行阶段的特点进行分析并初步提出控制方案。 第三部分对SR电动机调速系统的硬件设计进行了详细说明，主要包括以LPC2101为核心的控制系统的研究与设计，根据SR电机的控制特点，尽可能地开发了LPC2101的硬件资源和软件资源，使控制系统具有很高的控制精度和灵活性，然后对功率变换器进行了设计和制作，分析了各种主电路形式的优缺点，采用了新型IGBT功率管作为主开关元器件，使功率变换器结构得到简化，设计了IGBT的功率驱动电路，并专门设计了电压钳位电路和诸如过压、过流保护等保护单元，保证了整个系统安全可靠地运行，然后分析了SR电动机控制系统位置传感器检测电路设计、电流及电压斩波电路设计、电流检测及保护电路设计等。 第四部分主要介绍了系统的总体控制思想，分析了各个运行阶段的控制策略，对控制策略的软件实现进行了设计，并给出了软件实现的具体流程图，直观地体现了软件编程思想。最后，对系统进行了实验研究及分析。目前，该控制系统已调试完毕，基本实现预期功能。 本文对以ARM为控制核心的开关磁阻电动机控制系统进行了研究，得出了基于有位置传感器检测的控制方案。针对SR电机的控制特点，充分利用了ARM的硬件资源，采用PID数字调节，发出相通断信号和PWM信号，并和电流、电压等保护信号相结合，实现对主功率元件的通断控制。并且设计了相应的外围硬件检测、保护、控制及人机接口电路，使控制系统结构紧凑，可靠性高；系统的控制软件设计，采用模块化的程序设计方法，增强了系统的可读性及可维护性，实现了一种电压斩波和电流斩波控制相结合的控制方式;结合系统的硬件设计，开发了相应的软件模块，使系统具有完善的保护和控制性能。 本系统经过试验，调速范围可达100～2000转/分，效率较高，性能优良，验证了控制思想和控制方法的正确性。
上传时间： 2013-04-24
上传用户：独孤求源
JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准最佳译码更加容易。卷积码运用广泛，被ITU选入第三代移动通信系统，作为包括WCDMA，CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构，对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析，并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处：(1)采用通用码表结构，支持可变码率；帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想，利用四个ACS模块并行运行，加快数据处理速度；在ACS模块中，将路径度量值存贮器的存储结构进行优化，防止数据读写的阻塞，缩短存储器读写时间，使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出，提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力，可以运行于40MHZ系统时钟下，内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性，可以方便地应用于CDMA2000移动通信系统。
上传时间： 2013-06-24
上传用户：lingduhanya
