包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
标签: verilog VHDL HDL 计数器
上传时间: 2013-12-19
上传用户:hopy
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示
标签: Verilog-HDL 9.4 硬件电路 测量
上传时间: 2013-12-27
上传用户:wangchong
电子时钟,显示时间日期,年.节日等包括原码与电路设计
标签: 电子时钟 电路设计
上传时间: 2016-08-11
上传用户:bruce
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍
标签: CPLD plus MAX
上传时间: 2013-12-15
上传用户:qiao8960
按键附加音乐的电路设计,该音乐软件内嵌8种音乐,可自由选择
标签: 按键 电路设计
上传时间: 2016-08-14
上传用户:bjgaofei
应用与化学传感器的低电压恒压电路设计,很好的参考资料!
标签: 化学传感器 低电压 恒压 电路设计
上传用户:tyler
介绍ByteBlastrII(FPGA下载电路接口)的电路设计,按照电路图自己设计,已经试过,能用.好不容易找来的.Altera原装下载线卖1K多呢
标签: ByteBlastrII Altera FPGA
上传时间: 2014-12-21
上传用户:410805624
TI公司出的一本关于模拟电路设计的书籍,读完本书,将会对模拟电路运放部分的设计有很透彻的理解。
标签: TI公司 模拟电路设计 书籍
上传时间: 2013-12-12
上传用户:fanboynet
牛人写的模拟电路设计学习经过和感悟,看了之后感觉自己就是个空白
标签: 模拟电路设计
上传时间: 2013-12-11
上传用户:huangld
定时电路设计问题:定时电路是一个VLSI 芯片的关键部件,这里给出一个定时电路的 简单模型:一棵具有n 片树叶的完全平衡二叉树(其中,n 是2 的幂)。这颗树的每条 边e 有一个对应的长度le(le>0)。从根到一片给定树叶的距离是从根到这片树叶的路径 上的所有边的长度之和。 根产生一个时钟信号,它沿着这些边传播到树叶,信号到达一片给定树叶所用的时间是 与从根到这片树叶的距离成比例的。如果所有的树叶到根的距离都不相同,那么信号不会在同一时间到达树叶,这是定时电 路设计中的一个大问题,我们需要树叶完全同步,全都同时接受这个信号,为做到这一 点,我们将不得不增加某些边的长度,以使得所有根到树叶的路径有同样的长度,如果 我们达到这个要求,那么这棵树(带有它的新边长)将称为零倾斜的。我们的优化目标 是以某种保持所有边长之和最小的方式达到零倾斜。给出了一个增长某些边长的算法,使得得到的树有零倾斜并且总边长最小。
标签: VLSI 定时电路 设计问题 芯片
上传时间: 2016-08-28
上传用户:zhangyi99104144