《射频通信电路》系统地介绍了射频通信电路各模块的基本原理、设计特点以及在设计中应考虑的问题。《射频通信电路》分为射频电路设计基础知识、调制与解调机理、收发信机结构和收发信机射频部分各模块电路设计四大部分，其中模块电路包括小信号低噪声放大器、混频器、调制解调器、振荡器、锁相及频率合成器、高频功率放大器及自动增益控制电路的原理及设计方法。
上传时间： 2013-10-11
上传用户：LIKE
现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。关键词:数字信号处理; 高速电路; FPGA;设计与仿真
上传时间： 2013-10-09
上传用户：baiom
驱动电路的性能很大程度上影响整个系统的工作性能。驱动电路的设计中主要考虑功能和性能等方面的因素。本文首先介绍了某平台的电机驱动电路，然后就实际工作及实验中驱动电路出现的失效信息作以分析，对问题进行总结: 导致样品失效原因是由于电机产生的反电动势使功率模块内部的三极管芯片产生表面击穿，致使电源与地短路，产生大电流导致功率模块与继电器以及三极管烧毁。最后并提出了解决方案。
上传时间： 2015-01-02
上传用户：1427796291
使用Maxim公司高度集成的单传感器调理芯片MAX1452通过软件实现了激励电压提供，电路偏置，增益调节和温度修正等飞机应变信号测试所必需的功能。该采集模块实际应用表明，在高精度采集下实现了各应变采集通道的完全独立，也同时实现了其体积和功耗相当微小的特点，其通过测试网络系统可以安装在对空间要求比较严格的飞机各个部位。
上传时间： 2013-11-17
上传用户：yuzsu
介绍了热量表中基于MFRC522的预付费模块的组成及工作原理，提出了预付费功能的硬件电路和软件控制流程设计方案。通过对IC卡电路和驱动电磁阀的电源控制，实现了系统的低功耗、高效率，为解决热力公司收费难、提高居民节约意识创造了条件。预付费模块组成及工作原理热量表是用于测量并显示水流经热交换系统所释放或吸收能量的仪表" 它通过采集入水口( 出水口的温度和水的流量" 计算出系统所释放的热量& 预付费模块就是为实现’
上传时间： 2013-10-27
上传用户：笨小孩
COG-VP12864液晶显示模块内置功能强大的EPSON原产点阵液晶控制驱动器SED1565DOB(COG),可以直接与微处理器连接.文中给出了P89C51RD 8位单片机与COG_VP12864的接口电路,同时给出了汉字显示的控制软件程序.
上传时间： 2015-05-01
上传用户：无聊来刷下
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车计费的功能，其多功能表现在它可以通过选择键选择显示计程车累计走的总路程和乘客乘载的时间。计时、计程、计费准确可靠，应用于实际当中有较好的实用价值和较高的可行性。
上传时间： 2014-07-27
上传用户：llandlu
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。
上传时间： 2014-01-07
上传用户：ikemada
VGG12864Z 是128 列Ｘ64 行、16 灰度点阵的OLED 单色、字符、图形显示模块，接口电路 简单，使用方便.本代码是驱动源代码。
上传时间： 2013-12-23
上传用户：love_stanford
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
