一个很好的VHDL实现的功能模块程序,希望你可以用的上!
标签： VHDL 模块 程序
上传时间： 2015-07-01
上传用户：www240697738
vhdl语言，实现数字钟的设计，用component实现
标签： vhdl 语言
上传时间： 2013-11-26
上传用户：黄华强
用ATmega16实现的多功能带音乐闹铃（老鼠爱大米）的数字时钟，有3个功能键设置。具体功能为：秒表计时，闹铃音乐，时钟，校时设置。可以学习状态机的编程思想。
标签： ATmega 16 多功能 数字时钟
上传时间： 2013-12-05
上传用户：jiahao131
ＦＰＧＡ数字钟的设计，用VHDL语言编程，max+plus仿真，可在实际电路中验证
标签： 数字
上传时间： 2015-07-25
上传用户：924484786
这是一个DDS程序,用VHDL编写,实现的是一个频率可调的方波
标签： VHDL DDS 程序 方波
上传时间： 2014-11-28
上传用户：dreamboy36
eda课程设计:数字钟--vhdl语言全部源代码
标签： vhdl eda 数字 语言
上传时间： 2014-01-22
上传用户：2467478207
1.AD0809转换器的vhdl实现 2.用状态机来实现不同状态的动态切换，思路明晰简单实现。 3.内含注释，易于修改和理解 4.对数码管的动态扫描,显示
标签： 0809 vhdl 状态 AD
上传时间： 2014-01-06
上传用户：123456wh
用JAVA实现的一个数字时钟，界面不是很华丽，但实现了基本功能
标签： JAVA 数字时钟
上传时间： 2013-12-19
上传用户：wys0120
用VC实现PC并行端口数字信息的输入/输出< 并行通信 > 相关库
标签： lt gt 并行端口 数字信息
上传时间： 2013-12-26
上传用户：heart520beat
本设计要实现一个具有预置数的数字钟的设计,具体要求如下: 1. 正确显示年、月、日 2. 正确显示时、分、秒 3. 具有校时,整点报时和秒表功能 4. 进行系统模拟仿真和下载编程实验,验证系统的正确性
标签： 正 预置数 数字 分
上传时间： 2013-12-18
上传用户：caixiaoxu26
