用vhdl实现数字钟

用8031单片机控制的数字钟,WORD文档形式的.

用8031单片机控制的数字钟,WORD文档形式的.

标签： 8031 WORD 单片机控制数字

上传时间： 2015-05-01

上传用户：GavinNeko
用vhdl编写的基于fpga的数字频率计程序算法

用vhdl编写的基于fpga的数字频率计程序算法

标签： vhdl fpga 编写数字频率计

上传时间： 2015-05-03

上传用户：ruixue198909
这是一个用matlab实现的RBF神经网络手写数字识别算法.此算法加入相应的手写数字图后可以运行.

这是一个用matlab实现的RBF神经网络手写数字识别算法.此算法加入相应的手写数字图后可以运行.

标签： matlab RBF 算法神经网络

上传时间： 2015-05-08

上传用户：凤临西北
在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序

在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序

标签： FPGA ASI 数字电视 TS流

上传时间： 2015-05-14

上传用户：xhz1993
本程序是用VHDL语言实现异步通信控制器

本程序是用VHDL语言实现异步通信控制器， hao1.vhd为主程序，hao1.scf为仿真波形

标签： VHDL 程序异步通信控制器

上传时间： 2015-05-25

上传用户：yt1993410
openmap java写的开源数字地图程序. 用applet实现,可以像google map 那样放大缩小地图.

openmap java写的开源数字地图程序. 用applet实现,可以像google map 那样放大缩小地图.

标签： openmap applet google java

上传时间： 2014-01-07

上传用户：Avoid98
用VHDL编写的8位全加器,数字分频器等程序

用VHDL编写的8位全加器,数字分频器等程序

标签： VHDL 8位编写全加器

上传时间： 2013-12-16

上传用户：ztj182002
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.

数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.

标签： ERR_DECISION SYNPLIFY FILTER ADJUST

上传时间： 2015-06-09

上传用户：cazjing
一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码

一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码

标签： VHDL CPLD 编写模拟交通灯

上传时间： 2014-01-24

上传用户：宋桃子
用vhdl编写的时钟主要实现了时钟功能时间调教功能有待实现

用vhdl编写的时钟主要实现了时钟功能时间调教功能有待实现

标签： vhdl 时钟编写

上传时间： 2013-12-17

上传用户：zl5712176