用vhdl实现数字频率的毕业设计!doc文档中有源程序。可以实现功能!
用vhdl实现数字频率的毕业设计!doc文档中有源程序。可以实现功能!...
用vhdl实现数字频率的毕业设计!doc文档中有源程序。可以实现功能!...
介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子....
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块....
用vhdl实现数字钟 其一,具有时,分,秒计数显示功能,其中,要求以二十四小时循环及 时; 其二,具有清零,调节小时,分钟功能; &n...
用VHDL实现的完整数字钟代码,时分秒计时、校时、整点仿电台报时。...
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、...
用51单片机内部定时器实现数字钟功能,可以显示小时,分,秒,误差很小。...
用51单片机实现数字钟 利用数码管、I/O口实现数字钟的计数功能,并显示在数码管上...
时、分、秒、实现数字钟的基本VHDL源代码。...
基于vhdl的数字钟完整工程文件,已在实验箱上实现...