8位十六进制频率计设计 根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1s的输入信号脉冲计数允许信号；1s计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期做好准备。测频控制信号可由一个独立的发生器（FTCTRL）来产生。
标签： 8位 十六进制 频率计设 频率
上传时间： 2013-12-26
上传用户：咔乐坞
很强大的频率计，是仿真的 通过测试 非常的好
标签： 频率计
上传时间： 2016-10-18
上传用户：jiahao131
FPGA设计频率计全套资料，我希望对大家啊好似有用的
标签： FPGA 频率计
上传时间： 2016-10-20
上传用户：cooran
等精度频率计，使用定时器和计数器配合实现对外部脉冲计数
标签： 等精度频率计
上传时间： 2013-12-18
上传用户：zyt
频率计c语言程序（原创），可测范围在10hz～2Mhz
标签： 频率计 c语言 程序
上传时间： 2016-10-22
上传用户：王者A
频率计(51单片机开发例子子程序汇编语言编写)
标签： 频率计 51单片机 程序 汇编语言
上传时间： 2014-11-29
上传用户：541657925
数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。
标签： VHDL plj vhd 数字频率计
上传时间： 2013-12-23
上传用户：Altman
数字频率计 数字频率计
标签： 数字频率计
上传时间： 2016-10-29
上传用户：ddddddos
频率计的 电路图及 源程序，基于89c51
标签： 频率计 电路图 源程序
上传时间： 2016-10-31
上传用户：duoshen1989
用verillog HDL 写的数字频率计.在实验箱上测试通过
标签： verillog HDL 数字频率计 实验箱
上传时间： 2013-12-28
上传用户：chenbhdt
