状态机由状态寄存器和组合逻辑电路构成，能够根据控制信号按照预先设定的状态进行状态转移，是协调相关信号动作、完成特定操作的控制中心。有限状态机简写为FSM（FiniteStateMachine），主要分为2大类：
1．6个数码管静态显示驱动
2．按键模式选择(时\分\秒)与调整控制
3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒...
📅
👤 lili123
本程序（状态机）使用Verilog HDL语言编写，并通过QuestaSim仿真。...
📅
👤 894898248
将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的. 将...
📅
👤 wkchong
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码...
📅
👤 许小华
带同步复位的状态机，适合VHDL初学者练习。...
📅
👤 我干你啊
