32位单精度浮点加法器。进行用加法运算，仿真输出
标签： 精度 浮点 加法器
上传时间： 2013-04-24
上传用户：x4587
基于FPGA数字频率计的实现，文中有所有的源代码，仅供参考。
标签： FPGA 数字频率计
上传时间： 2013-08-05
上传用户：13736136189
基FPGA Cyclone II_EP2C5 EP2C8的频率计
标签： Cyclone EP2C8 II_EP FPGA
上传用户：Thuan
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
标签： FPGA VHDL 数字频率计 硬件描述语言
上传时间： 2013-08-06
上传用户：taozhihua1314
基于FPGA的高性能32位浮点FFTIP核的开发，适合fpga工程技术人员参考
标签： FFTIP FPGA 性能 浮点
上传时间： 2013-08-07
上传用户：清风冷雨
FPGA设计频率计全套资料，我希望对大家啊好似有用的
标签： FPGA 频率计
上传用户：life840315
MAXPLUS_环境下的频率计设计及其完善
标签： MAXPLUS 环境 频率计设
上传时间： 2013-08-09
上传用户：xianglee
:文章针对目前数字信号处理中大量采用的快速傅立叶变换[FFT] 算法采用软件编程来处理的应用现状,在对FFT 算法进行\\\\\\\\r\\\\\\\\n分析的基础上,给出了用FPGA[Field Programmable Gate Array] 实现的8 点32 位FFT 处理器方案,并得到了系统的仿真结果。\\\\\\\\r\\\\\\\\n最后在Altera 公司FLEX10K系列FPGA 芯片上成功地实现了综合。
标签： FPGA FFT 处理器 方案
上传用户：yangzhiwei
16位定点FFT-DSP的FPGA实现(相关代码和使用说明)
标签： FFT-DSP FPGA 定点 代码
上传时间： 2013-08-11
上传用户：a471778
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计输出的频率信号的测量，等效测量误差为±1mg。电路的控制核心为单片机，具有串行接口以便将测量结果传送给PC机从而分析、保存测量结果。\\r\\n按研究内容设计了软硬件。软件采用多周期同步法
标签： 硅微 加速度计 数据采集电路 谐振式
上传用户：csgcd001
