专辑类-单片机专辑-258册-4.20G MCS-96系列十六位单片微机实用手册-456页-8.5M.pdf
上传时间： 2013-07-15
上传用户：鱼鱼鱼yu
前面我们已经完成了第一个实例：流水灯的实验。今天我们开始进行第二个实例的学习：8位数码管的显示。
上传时间： 2013-05-23
上传用户：情义强哥
该篇论文结合河北工业大学电工厂跨世纪产品--WLZ工控PC104微机励磁装置的开发过程,从励磁调节器的硬件构造、软件组态、励磁装置的技术发展等诸多方面论述了国内外励磁调节装置的发展趋势.从计算机技术、数字化技术、阳极采保整形技术、异步中断技术、励磁调节策略、可靠性等方面论述了当代先进技术和思想在励磁调节装置中的应用.在国内开创性的提出了运用32位工业控制微机PC104于励样调节装置中,成功地解决了微机系统资源和工业实时应用程序的兼容问题.另外,针对国内微机励磁装置近年来存在的问题和盲点,在论文中也分别做了论述,并提出了解决策略.作为一个实际的工程课题,该论文所述大部分思想已在实施工程项目中得以实现且获得成功.第一台产品样机已于1999年12月8日成功投运于辽宁清河发电厂100MW两机交流汽轮发电机组,第二台产品也于2000年3月20日成功投运于安徽国安发电力公司300MW无刷高起始汽轮发电机组,其优良的性能在现场实时运行中获得了印证且得到了用户的好评.
上传时间： 2013-06-02
上传用户：佳期如梦
带24位AD转换的51单片机MSC1210及其应用，介绍DALLAS的51单片机
上传时间： 2013-05-24
上传用户：brucewan
新型8 通道24 位模数转换器ADS1216 及其应用
上传时间： 2013-04-24
上传用户：lmeeworm
32位MCU开发全攻略 32位MCU开发全攻略 32位MCU开发全攻略
标签： MCU
上传时间： 2013-06-20
上传用户：LouieWu
32位MCU开发全攻略—下 32位MCU开发全攻略—下 32位MCU开发全攻略—下
标签： MCU
上传时间： 2013-05-30
上传用户：RedLeaves1995
Sigma-Delta A/D转换器利用过采样，噪声整形和数字滤波技术，有效衰减了输出信号带内的量化噪声，提高了信噪比。与传统的Nyquist转换器相比，它降低了对模拟电路性能指标和元件精度的要求，简化了模拟电路的设计，降低了生产成本。 本论文在对Sigma-Delta A/D转换器原理研究的基础上，基于TSMC0．18um工艺，采用1．8V工作电源，128倍的过采样率，6．4MHz的采样频率，设计了一个主要应用于音频信号处理的Sigma-Delta A/D转换器，分辨率达到16位。在调制器的设计中，本文采用了多级噪声整形MASH（2-1）级联调制器结构，同时，考虑了各种非理想因素对系统性能的影响，在SDtoolbox工具的帮助下使用Simulink进行调制器系统设计。并使用Cadence Spectre对模块电路进行设计仿真，包括运放，比较器，带隙基准电压源，CMOS开关，非交叠时钟产生电路等。在数字抽取滤波器的设计中，采用了分级抽取技术，使用MATLAB软件中的SPTool和FDATool工具对各级抽取滤波器进行优化设计。并在原有的滤波器算法的基础上，采用了CIC滤波器和半带滤波器，设计出了运算量和存储量都相对少的三级抽取滤波器系统，大大降低了功耗和面积。 论文的仿真结果表明，所设计的Sigma-Delta A/D转换器信噪比达到102．3dB，满足系统需要的16位精度要求。 关键词：Sigma-Ddta； 信噪比； 多级噪声整形； 数字抽取滤波器
标签： SigmaDelta 音频 模数转换器
上传时间： 2013-06-27
上传用户：songyuncen
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
