课程设计要求设计并用FPGA实现一个数字频率计,功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的
标签： FPGA 数字频率计 频率计
上传时间： 2013-12-21
上传用户：fxf126@126.com
TLC548和TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOS A/D转换器。它们设 计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC548和TLC549仅用输入/输出时 钟（I/O CLOCK） 和芯片选择（CS） 输入作数据控制。TLC548的最高I/O CLOCK输入频率为2.048MHz， 而TLC549的I/O CLOCK输入频率最高可达1.1MHz。 有关与大多数通用微处理器接口的详细资料已由工厂 准备好，可供使用。
标签： TLC 548 549 CMOS
上传时间： 2013-11-28
上传用户：aig85
4位数字频率计的verilog HDL设计，精度比较准的
标签： verilog HDL 数字频率计
上传时间： 2014-01-06
上传用户：shus521
由单片机和CPLD共同构成7位数字频率计
标签： CPLD 单片机 数字频率计
上传时间： 2014-01-19
上传用户：ikemada
8位十进制数字频率计 测量频率范围在1HZ—1MHZ之间
标签： 1MHZ 1HZ 8位 十进制
上传时间： 2017-06-04
上传用户：aeiouetla
频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量程时，有溢出显示。
标签： VHDL 频率计 编程 数字显示
上传时间： 2014-01-15
上传用户：凤临西北
实现6位频率计，防止数据溢出，并对频率进行三分频
标签： 频率计
上传时间： 2017-07-02
上传用户：Divine
心率计C程序代码3位数码管显示心跳频率 键盘切换显示学号或开始计数
标签： 心率计 C程序 代码 数码管显示
上传时间： 2014-01-14
上传用户：13681659100
用VERILOG写的8位十进制频率计 注释非常清晰 有助菜鸟学习
标签： VERILOG 8位 十进制 频率计
上传时间： 2013-12-09
上传用户：1966640071
基于Quartus II的8位十六进制频率计的项目设计，包含了项目文件和VHDL源代码
标签： Quartus 8位 十六进制 频率计
上传时间： 2014-11-11
上传用户：xuanchangri
