测试器

GPS中频信号捕获算法及其采样器实现

基于FPGA的GPS中频信号捕获算法及其采样器实现

标签： GPS 中频信号捕获算法采样

上传时间： 2013-07-02

上传用户：WsyzxxnSej
H264视频编码器帧内预测系统设计

H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。　　论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。　　整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。

标签： H264 视频编码器帧内预测系统设计

上传时间： 2013-07-21

上传用户：ABCD_ABCD
基于FPGA的MJPEG视频解码器

基于FPGA的MJPEG视频解码器的芯片设计

标签： MJPEG FPGA 视频解码器

上传时间： 2013-06-10

上传用户：wanqunsheng
基于FPGA的Turbo码编译码器实现

基于FPGA的Turbo码编译码器实现基于FPGA的Turbo码编译码器实现

标签： Turbo FPGA 编译码器

上传时间： 2013-06-13

上传用户：ippler8
基于VHDL语言的卷积码编解码器的设计

本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。

标签： VHDL 语言卷积码编解码器

上传时间： 2013-06-16

上传用户：zfh920401
基于FPGA的边界扫描控制器的设计

随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。　　完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。　　本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。　　本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。

标签： FPGA 边界扫描控制器

上传时间： 2013-07-20

上传用户：hewenzhi
小功率光伏逆变器的设计

文章首先分析比较了光伏并网逆变器的各种主电路结构优缺点，提出适合小功率光伏系统的两级式并网结构，并对前级DC-DC电路和后级DC-AC分别进行了电路结构的选择。

标签： 小功率光伏逆变器

上传时间： 2013-06-14

上传用户：jjj0202
MDK Jlink Mini2440测试程序移植

RealView+MDK+Jlink+Mini2440测试程序移植(成功)2

标签： Jlink 2440 Mini MDK

上传时间： 2013-07-07

上传用户：telukeji
源码公开的MCS-51单片机宏汇编器

周立功的一份文档，介绍源码公开的MCS-51单片机宏汇编器，本是一应届生的习作，是学习编译原理和C程序设计的“靶子”，虽然该软件未完全达到满意效果，不过与Keil公司的A51配合起来使用还是不错的。

标签： MCS 51 源码单片机

上传时间： 2013-05-19

上传用户：axxsa
基于FPGA技术的HDLC帧收发器

基于FPGA技术的HDLC帧收发器的设计与实现

标签： FPGA HDLC 帧收发器

上传时间： 2013-05-24

上传用户：lindor