虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

测试器

  • 基于FPGA的PCI高速数据通信卡的研制

    本文主要研究一种隔离器高速数据通信卡设计,并对基于PCI总线的内外网数据通讯和交换的硬件编程实现进行详细的说明,最后在pc机windows平台下对数据通信卡进行吞吐量和稳定性的测试。 首先介绍了网络安全的现状以及物理网络隔离的原理和重要性,并叙述了网络隔离产品的发展,接着介绍网络隔离系统,并提出硬件平台的总体设计方案:重点叙述了网闸内外网通讯的硬件核心数据通信卡设计思路和数据的流程,以及基于FPGA的PCI接口外部逻辑设计,并对该数据通讯卡在windows平台双机之间通讯作了测试,并对测试结果作了分析。

    标签: FPGA PCI 高速数据 通信卡

    上传时间: 2013-07-30

    上传用户:muyehuli

  • 基于FPGA的Turbo码编译码器研究与实现

    本文以Turbo码编译码器的FPGA实现为目标,对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先,在理论上对Turbo码的编译码原理进行了介绍,确定了Max-log-MAF算法的译码算法,结合CCSDS标准,在实现编码器时,针对标准中给定的帧长、码率与交织算法,以及伪随机序列模块与帧同步模块,提出了相应解决方案;而在相应的译码器设计中,采用了FPGA设计中“自上而下”的设计方法,权衡硬件实现复杂度与处理时延等因素,优先考虑面积因素,提高元件的重复利用率和降低电路复杂度,来实现Turbo码的Max-log-MAP算法译码。把整个系统分割成不同的功能模块,分别阐述了实现过程。 然后,基于Verilog HDL 设计出12位固点数据的Turbo编译码器以及仿真验证平台,与用Matlab语言设计的相同指标的浮点数据译码器进行性能比较,得到该设计的功能验证。 最后,研究了Tuxbo码译码器几项最新技术,如滑动窗译码,归一化处理,停止迭代技术结合流水线电路设计,将改进后的译码器与先前设计的译码器分别在ISE开发环境中针对目标器件xilinx Virtex-Ⅱ500进行电路综合,证实了这些改进技术能有效地提高译码器的吞吐量,减少译码时延和存储器面积从而降低功耗。

    标签: Turbo FPGA 编译码器

    上传时间: 2013-04-24

    上传用户:haohaoxuexi

  • 基于FPGA的出租车计费器设计

    本文介绍了一种采用单片FPGA 芯片进行出租车计费器的设计方法,主要阐述如何使用新兴的EDA 器件取代传统的电子设计方法,利用FPGA 的可编程性,简洁而又多变的设计方法,缩短了研发周期,同时使出租车计费器体积更小功能更强大。本设计不仅实现了出租车计费器所需的一些基本功能,同时考虑到出租车行业的一些特殊性,更注重了把一些新的思路加入到设计中。主要包括采用了FPGA 芯片,使用VHDL 语言进行编程,使其具有了更强的移植性,更加利于产品升级;利用LCD 液晶显示取代了传统的LED显示,使其在显示时更灵活多变,可以按需要改变显示内容而不拘泥于硬件; 灵活的计价标准设定使得油价波动等成本因数和出租车价格联动成为可能; 同时也增加了统计功能、密码设定、超速警报、路桥费等新的功能使得本设计更加具有实用价值。

    标签: FPGA 出租车计费器

    上传时间: 2013-08-02

    上传用户:sardinescn

  • 干涉型光纤水听器信号解调方法研究

    光纤水听器自问世以来,在巨大的军事价值和民用价值推动下得到了迅速发展,已逐渐从实验室研究阶段走向工程应用。同时随着光纤水听器的不断发展,对水声信号的检测技术以及数字处理能力也提出了新的要求。论文在此背景下开展了一系列研究工作,并提出了利用FPGA(Field ProgrammableGate Array,现场可编程门阵列)实现光纤3×3耦合器解调算法的新思路。 目前干涉型光纤水听器的解调一般采用PGC(Phase Generated Carrier,相位生成载波技术)技术和基于3×3光纤耦合器干涉的解调技术。PGC技术在解调过程中引入了载波信号,它对采样率,激光器等的要求都较高,因此我们把目光投向3×3耦合器解调技术,文中对其解调原理进行了阐述,对采样率的确定进行了讨论,并对3×3耦合器三路输出不对称的情况进行了分析,最后在本文的结论部分提出了基于3×3耦合器解调的改良方案。 目前,光纤信号数字化解调的硬件实现采用DSP(Digital Signal Process,可编程数字信号处理器)信号处理机,与之相比,FPGA解调具有速度快、资源占用少、易于扩展等优势。本文对FPGA与DSP、ASIC(application-specificintegrated circuit,专用集成电路)实现方案进行了对比,分析了适合利用FPGA实现的算法所应具备的特征;介绍了3×3耦合器解调算法中各个模块的设计情况;分析了系统的工作情况,硬件的构造及芯片的选择,最后验证了利用FPGA可以实现3×3耦合器解调算法。

    标签: 干涉型 光纤水听器 信号解调 方法研究

    上传时间: 2013-07-03

    上传用户:love1314

  • 基于FPGA的静止图像编码器

    遥感图像在人类生活和军事领域的应用日益广泛,适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流,其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees,SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性,因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长,尤其是在军事应用领域如卫星侦察等方面,这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域,高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究,并致力于高性能的图像编码算法实现结构的研究,提出了具有创新性的降低计算量、存储量,提高压缩性能的算法实现结构,并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调,即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩,以适应不同的应用需求。本文所做的工作包括了两个部分。 1.一种基于行的实时提升小波变换实现结构:该结构同时处理行变换和列变换,并且在图像边界采用对称扩展输出边界数据,使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍,提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器,不需要外部缓冲器,大大降低了硬件系统对存储器的要求。 2.一种采用左遍历的比特平面并行SPIHT编码结构:在该编码结构中,空间定位生成树采用深度优先遍历方式,比特平面同时处理极大地提高了编码速度。

    标签: FPGA 图像 编码器

    上传时间: 2013-06-17

    上传用户:abc123456.

  • 基于FPGA的视频编码器的设计

    未来的时代是信息时代,信息需要通过媒体来进行记录、传播和获取。视频数据的压缩技术和解压缩技术成了多媒体技术中的关键技术之一,本论文设计的芯片正是基于FPGA实现视频编码器的设计,主要面向于对音频和视频信号进行压缩和解压缩的广泛场合。 本论文首先对FPGA技术做了介绍,主要从FPGA的结构和特点,阐述了FPGA设计的输入、综合、仿真、实现等,其次介绍了当今主流的视频编码标准,如H.263、H.264。本论文基于FPGA来实现视频编码,提出了视频编解码器系统设计方案,包括系统设计和模块设计,最后,文章又提出了图像预处理部分和运动估计部分的设计思想和实现步骤,其中的运动估计设计部分是整个论文的关键,以及通过仿真得到理想的结果。

    标签: FPGA 视频编码器

    上传时间: 2013-06-28

    上传用户:aa17807091

  • 基于FPGA的数字视频信号发生器

    随着数字技术的高速发展,越来越多的针对数字视频压缩、传送、显示等的设备涌入市场。要从这些良莠不齐的产品中挑选出令人满意的商品,一套良好的数字视频测试设备就必不可少。然而,现阶段大多数数字视频信号源都存在不同的缺点,如测试图像种类太少、没有动态测试源、缺乏专用测试信号等。为有效克服这些缺陷,作者设计并开发了一套基于FPGA的数字视频信号发生器。整个系统包括硬件平台和图像格式转换软件两大部分。硬件平台本身即为独立的信号发生器,可以生成多种测试图像。配备了图像格式转换软件,就可以实现硬件平台从PC机接收各种静态测试图像、动态测试序列,不断更新测试图像库。整个系统具有良好的硬件体系结构、便捷的输入接口,稳定的信号输出,同时操作灵活、方便,易于升级更新。 在系统的开发过程中,使用了多种硬件、软件开发工具,如PROTEL DXP、ISE、MODEL SIM、MATLAB、C#.NET等。由于软硬件调试均由同一人完成,因此整个系统具备良好的统一性和兼容性。 另外,作者还研究并设计了一种针对H.264编解码器压缩损伤的测试信号。评估一个编码器的性能可采用主观评价或客观评价两种方法。其中主观评价最为直接、有效。本文在依托主观评价方法的基础上,结合客观参数的指导性,研究并设计一种通过人眼就可以方便的观测到实际存在的压缩损伤的测试信号,以达到直接对编解码器性能进行比较的目的。

    标签: FPGA 数字视频 信号发生器

    上传时间: 2013-07-19

    上传用户:cxl274287265

  • 基于FPGA的数字下变频器

    本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好的可编程性和灵活性,从而满足不同的工程设计需求。 首先阐述了软件无线电中关键的数字信号处理技术,包括中频处理中的下变频技术、抽取技术以及带通采样技术。利用MATLAB的Simulink完成了对系统的设计与仿真,验证了设计的正确性。之后用QuartusII进行了基于FPGA抽取滤波器和NCO等关键模块的设计,编译后进行了时序仿真,最后在PCB板上实现了实际电路并应用于工程项目中。

    标签: FPGA 数字下变频

    上传时间: 2013-08-05

    上传用户:lishuoshi1996

  • 基于FPGA的数字下变频研究实现

    本文主要对数字下变频器的FPGA实现方法进行了研究分析,重点完成了其主要模块的设计验证,最后进行了初步的系统级验证。目标任务是利用FPGA实现一个单通道专用数字下变频芯片,以目前得到广泛应用的、代表单通道DDC器件领先水平的产品——美国Intersil公司的HSP50214B为设计目标,在整体结构和一些参数上参考了该芯片的设计。 本文在深入学习软件无线电理论基础、数字信号处理的相关等相关知识的基础上,分析研究了基于FPGA的软件无线电数字下变频技术实现方法,设计实现的主要工作是设定整体系统方案、进行模块划分和接口定义;对各个设计中主要的相关算法进行分析比较,确定模块的实现方式;运用FPGA的设计方法,完成数字下变频器中NCO、CIC积分梳状滤波抽取器和FIR滤波器等关键模块分析设计、及其仿真等;最后在Altera公司的StratixII EP2S60的专用开发板上进行系统的初步调试与测试。由于系统的复杂性、时间和个人精力等因素,本文完成了模块的逻辑设计及仿真验证,系统总体的整合、仿真验证还未彻底完成。但是已经得到验证结果表明,此次的设计结构和思想是正确的,本人下一步需要做的工作就是完成系统整体的仿真和验证,并将其功能加以完善。

    标签: FPGA 数字下变频

    上传时间: 2013-04-24

    上传用户:sunjet

  • SD卡-SDHC卡扇区读写测试

    8051单片机配套的SD卡-SDHC卡扇区读写测试

    标签: SDHC SD卡 读写 测试

    上传时间: 2013-04-24

    上传用户:打算打算