车辆信号的磁信号，利用的是各向异性磁阻传感器，信号是利用测试台采集回来的。
标签： 信号
上传时间： 2013-12-19
上传用户：s363994250
数字信号处理器TS201的传输，测试程序。
上传时间： 2017-08-19
上传用户：努力努力再努力
在数字电视终端MPEG II 解码器测试中，解码能力测试是一个很关键的环节，即验证在前端输入码流满足TR 101 290 标准的前提下接收终端能正常解码，输出同步的视音频模拟信号。PCR 抖动 是影响接收终端解码的关键因素。本文深入探究了PCR 的功能和物理意义，并在分析PCR 抖动原因及其 测试参数的基础上，讨论了基于波形、幅度和频率三个参数的PCR 抖动仿真模型，并且根据实际测试终端解码器的需要，提出了具体的参数设置方法。
上传时间： 2017-08-22
上传用户：hewenzhi
测试技术专辑 134册 1.93G工程检测技术及模拟信号变换 530页 12.9M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
测试技术专辑 134册 1.93G信号检测理论（第二版） 368页 4.9M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
测试技术专辑 134册 1.93G@@ Agilent E4438C信号源使用说明 364页 5.4M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
测试技术专辑 134册 1.93GAgilent E4438C矢量信号发生器用户指南 364页 5.5M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
通过GPIB接口读取频谱仪的测试曲线,得到信号频谱
上传时间： 2016-06-07
上传用户：845251910@qq.com
MATLAB生成Costas信号，方便使用，运行正常，已经测试过。
上传时间： 2018-09-07
上传用户：xin_1
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
