自己做的数字逻辑电路课程设计，课题：八位二进制并行加法器的实现，包含代码和流程图以及基本说明
标签： 数字逻辑电路
上传时间： 2013-12-18
上传用户：小儒尼尼奥
代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写
标签： ff_const_mul ff_mul 分 代码
上传时间： 2016-11-13
上传用户：
最基本的vhdl運算，採用8bit作乘法器，將兩串8bit的值輸入之後進行相乘
标签： vhdl
上传时间： 2013-12-16
上传用户：zhenyushaw
本程序为加密芯片内部加密运算单元部分，包括32位减法器、移位寄存器、加/减法器、寄存器等，对密码芯片运算部分设计具有一定指导意义
标签： 程序 加密芯片 加密 分
上传时间： 2014-11-03
上传用户：ynwbosss
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。
标签： Verilog 源码 输入
上传时间： 2014-01-21
上传用户：zm7516678
地址译码，状态机的编写，三态输出，布司乘法器
标签： 地址 译码
上传时间： 2014-07-31
上传用户：脚趾头
Verilog的135个经典设计实例，直流电机控制，游戏机，三态总线，加法器，锁存器等
标签： Verilog 135 设计实例
上传时间： 2013-12-09
上传用户：xuanchangri
用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说
标签： LSFR
上传时间： 2017-01-05
上传用户：baiom
绝对好东西，一个VHDL写的任意宽度通用串行乘法器，以最少的资源实现乘法器功能。
标签：
上传时间： 2017-01-10
上传用户：lepoke
基4-FFT蝶形单元实现，按照FPGA内部的乘法器功能编写的
标签： FFT
上传时间： 2014-01-05
上传用户：520
