用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。
标签： quartusII 编写
上传时间： 2014-01-07
上传用户：LouieWu
CPU设计，加法器，乘法器，除法器等，有原理讲解等。挺不错的资料
标签： CPU
上传时间： 2014-01-21
上传用户：shus521
基于ALTERA 公司cyclone系列FPGA的程序，verilog 实现加法器
标签： cyclone ALTERA FPGA 程序
上传时间： 2013-12-15
上传用户：yoleeson
用quartusII编写的，基于vhdl语言的按键加法器，从0到11，也可通过拨码开关控制，从11到0，加入了键盘防手抖。-
上传时间： 2013-12-23
上传用户：youmo81
上传时间： 2016-01-03
上传用户：gundan
介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
标签： carry_chain_adder
上传时间： 2014-01-20
上传用户：sunjet
用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了
标签： verilog hdl 编写
上传时间： 2013-12-20
上传用户：fhzm5658
高频小信号放大器，采用1496模拟乘法器，分为调制解调模块
标签： 高频小信号 放大器
上传时间： 2016-02-17
上传用户：linlin
现在，常用的模拟乘法器基本上都已实现集成化。而且集成模拟乘法器是一种重要的非线性器件，广泛应用于频率变换、信号处理电路中，构成调制、解调或其它电路。随着集成技术的发展和应用的日益广泛，它已成为继集成运算放大器后最通用的模拟集成电路之一。下面简单介绍一下模拟乘法器
标签：
上传时间： 2016-02-23
上传用户：kbnswdifs
vc开发的编译器，使用lex和yacc进行词法器和语法器的构造，清晰的文件显示两种文件的语法结构
标签： 编译器
上传时间： 2016-02-24
上传用户：jing911003
