模拟乘法器全部资料下载-9815个模拟乘法器技术资源-虫虫下载站

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...

📅 2014-11-10

用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高...

📅 2013-12-21

乘法器功能直接实现两个数字信号的相乘～...

📅 2017-06-06

这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器...

📅 2013-12-31

VHDL实现的8位乘法器，所有仿真全部通过...

📅 2013-12-04

一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码...

📅 2014-01-18

实现了三种乘法器，可以进行性能比较，比较有较之...

📅 2017-06-25

Galois域乘法器的Verilog源码广泛用于信道编码、计算机代数及椭圆曲线加密等...

📅 2017-06-28

VHDL 乘法器源代码，很好的VHDL 入门学习例程序...

📅 2017-07-04

用vhdl语言实现4位乘法器，已被测试过，可参考使用...

📅 2017-07-09

📚 模拟乘法器技术资料