伽勒华域乘法器用于RS编码中
伽勒华域乘法器用于RS编码中,用verilogHDL语言实现...
伽勒华域乘法器用于RS编码中,用verilogHDL语言实现...
用impulse c编写的18x18位的乘法器。...
一个以LABVIEW环境开发的乘法器程序后面板和前面板...
本程序是11位带符号位的乘法器,其中最高位为符号位(sign),中间7位是指数部分(Exponent),最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有...
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,...
一个32位元的浮点数乘法器,可将两IEEE 754格式的值进行相乘...
高速乘法器 高速乘法器 高速乘法器 高速乘法器...
用HDPLD实现的高速并行乘法器,其输入为两个带符号位的4位二进制数...
布斯乘法器的语言描述功能违反外 暗暗达到...
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。...