msp430向AT93C46读写数据,此处是通过串口进行通信的.
上传时间： 2014-01-17
上传用户：pompey
串口8位数据 verilog hdl提取
上传时间： 2014-01-01
上传用户：hasan2015
在LINUX操作系统下对串口进行操作。可以测试此串口的收发
上传时间： 2013-11-29
上传用户：sunjet
串口调试源码，可以收发数据，已经调试，请放心使用
上传时间： 2017-09-25
上传用户：dave520l
用于51系列单片机将普通串口变成模拟的spi口的程序
上传时间： 2014-11-30
上传用户：dyctj
基于vs2013的mfc串口助手源码，收发数据，保存数据，自动发送等等
标签： mfc串口助手源码
上传时间： 2015-06-19
上传用户：fqeglrny
双串口中断收发双串口中断收发双串口中断收发
上传时间： 2018-12-12
上传用户：kentron2011
该文档为基于MSP430的模拟SPI串口通信的实现讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-01-21
上传用户：
STM32F103使用5个串口同时收发数据，各数据互不干扰，已经在多个项目中使用，稳定高效。
上传时间： 2022-02-04
上传用户：wangshoupeng199
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间//划分为8个时隙以使通信同步.//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA/CPLD向PC发送“21 EDA"//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA/CPLD发送0-F的十六进制
标签： verilog hdl cpld 串口通讯 quartus
上传时间： 2022-02-18
上传用户：
