这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.
上传时间： 2015-07-23
上传用户：李梦晗
verilog实现16*16位乘法器，带测试文件
上传时间： 2013-12-18
上传用户：天诚24
实验目的：掌握静态查找表的基本操作，并实现一个简单的信息管理问题。 实验要求：1、上机运行程序。 2、分析代码。 3、重写代码。
上传时间： 2013-12-21
上传用户：xiaodu1124
用VHDL语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加
上传时间： 2014-08-31
上传用户：66666
mux4*1 vhdl 乘法器源码 经过测试直接可用
上传时间： 2015-08-28
上传用户：yy541071797
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
上传时间： 2015-09-03
上传用户：上善若水
可用的4位乘法器，用VHDL在FPGA中实现
标签： 乘法器
上传时间： 2013-12-27
上传用户：xhz1993
乘法器，用VHDL语言编码，可能对你用处不是很大，但做为参考还是很大用处的
标签： 乘法器
上传时间： 2014-01-19
上传用户：wuyuying
FPGA上的VERILOG语言编程。通过查找表实现直接数字频率合成。在主控部分通过键盘选择正弦波，方波，三角波，斜波，以及四种波形的任意两种的叠加，以及四种波形的叠加；通过控制频率控制字C的大小，以控制输出波形频率，实现1Hz的微调；通过地址变换实现波形相位256级可调；通过DAC0832使波形幅值256级可调；通过FPGA内部RAM实现波形存储回放；并实现了每秒100HZ扫频。
上传时间： 2015-09-27
上传用户：songrui
32×32乘法器的一种设计.pdf32×32乘法器的一种设计.pdf
上传时间： 2014-11-30
上传用户：zm7516678
