用ASM原理做二進位3-BIT乘法的乘法器，內附範例的輸入檔。
上传时间： 2014-12-07
上传用户：yyyyyyyyyy
用ASM原理做二進位8-BIT乘法的乘法器，內附範例的輸入檔。
上传时间： 2017-07-26
上传用户：semi1981
EDA条件下乘法器的实现。AHDL语言实现输入显示乘法等功能
上传时间： 2014-01-01
上传用户：woshiayin
8*8乘法器设计，和大家共享，互相学习，共同进步
标签： 乘法器设计
上传时间： 2013-12-15
上传用户：onewq
本设计基于数字频率合成技术,采用正弦查找表实现波形产生.直接数字频率合成技术（DDS）是一种先进的电路结构，能在全数字下对输出信号频率进行精确而快速的控制，DDS技术还在解决输出信号频率增量选择方面具有很好的应用，DDS所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 文中介绍了DDS的基本原理，对DDS的质谱及其散杂抑制进行了分析。程序设计采用超高速硬件描述语言VHDL描述DDS,在此基础上设计了正弦波、三角波、方波等信号发生器，。完成了软件和硬件的设计，以及实验样机的部分调试。
上传时间： 2017-08-16
上传用户：xmsmh
一种基于加法器树方法的8为乘法器的VHDL源码，该方法虽然相对占有资源多，但仿真快
上传时间： 2013-12-22
上传用户：liansi
用VerilogHDL的16*16乘法器的设计实现，采用的是移位相乘方法
标签： VerilogHDL 16 乘法器 设计实现
上传时间： 2017-08-29
上传用户：haoxiyizhong
BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计
上传时间： 2014-11-28
上传用户：qq21508895
流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）
上传时间： 2017-09-02
上传用户：lx9076
位加法器的verilog程序与4×4 乘法器的verilog描述！！！
上传时间： 2013-12-21
上传用户：ruixue198909
