4位二进制加法器，vhdl实现,外带译码器部分，清晰简洁，可读性好
上传时间： 2017-07-03
上传用户：1101055045
卷积码的MATLAB实现，包括编码器和译码器。
上传时间： 2014-12-06
上传用户：franktu
VHDL实例，各个方面均有，基本语法，状态机，汉明码，寄存器，步进电机控制器，表决器，多路选择器，译码器等等
标签： VHDL
上传时间： 2013-12-28
上传用户：stewart·
一个verilog源代码，用于译码器的编程。
上传时间： 2014-11-26
上传用户：希酱大魔王
基础实验_01_多路复用器 ：4通道8位带三态输出 基础实验_02_多路解复用器 ：4通道8位带三态输出 基础实验_03_编码器 ：8位输入3位输出编码器 基础实验_04_优先编码器 ：8位输入3位输出高位优先 基础实验_05_译码器 ：3位输入8位输出译码器 . . . . . 进阶实验_17_蜂鸣器 ：蜂鸣器播放音乐
标签： FPGA 代码 verilog HDL 参考例程
上传时间： 2015-03-30
上传用户：YY-燕
Turbo码的verilog实现，可以运行。
上传时间： 2015-05-18
上传用户：HongBingli
本书揭示了C++程序员创建世界级软件的奥秘。程序设计大师Herbert Schildt通过将C++语言广泛应用于功能强大的编程任务中，全面展示了C++语言的多功能性，敏捷性，和艺术性。本书内容包括探索C++的功能，创建内存管理的垃圾回收器子系统，开发线程控制面板，建立译码器以扩展C++的功能，开发可断点续传的Internet文件下载工具，创建财务分析库，用基于AI的搜索技术探索人工智能，建立定制的STL容器，以及开发Mini C++解释程序。书中所有示例和项目的源代码都可以从www.osborne.com 上免费下载。
上传时间： 2015-06-04
上传用户：sydgg
主要简介数字通信原理及技术， 信道编码是通过信道编码器和译码器实现的用于提高信道可靠性的理论和方法。本文介绍了几种主要的信道编码技术，分析了他们的原理以及它在各个方面的应用和研究，并对各种编码方法的优缺点进行了总结，对信道编码的未来进行了展望。
标签： 主要简介数字通信原理及技术
上传时间： 2015-07-04
上传用户：1314999
(n, k, N)卷积码的状态数为2k (N−1) ，对每一时刻要 做2k (N−1) 次“加－比－存”操作，每一操作包括2k 次加法和2k −1 次比较，同时要保留2k (N−1) 条幸存路径。由此可见，Viterbi 算法的复杂度与信道质量无关，其计算量和存储量都随约束 长度N 和信息元分组k 呈指数增长。因此，在约束长度和信息元分组较大时并不适用。 为了充分利用信道信息，提高卷积码译码的可靠性，可以采用软判决Viterbi 译码算法。 此时解调器不进行判决而是直接输出模拟量，或是将解调器输出波形进行多电平量化，而不 是简单的 0、1 两电平量化，然后送往译码器。即编码信道的输出是没有经过判决的“软信 息”。
上传时间： 2016-08-08
上传用户：June
1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。 2. 掌握用MSI设计的组合逻辑电路的方法。
上传时间： 2016-10-24
上传用户：eriilover
