电子电气专业毕业设计毕业论文及产品设计软硬件资料文档资料合集2（22个）:RCC电路间歇振荡的研究资料USB接口信号发生器USB接口波形发生器VB上位机与18b20下位机VB上位机程序控制DS1302时钟的proteus仿真仓库温湿度的监测系统资料便捷式单片机实验开发装置资料八位数字密码锁资料八路扫描式抢答器设计变压器的智能绕线功能系统资料宠物定时喂食器设计资料常导超导磁悬浮演示试验装置的控制资料步行者机器人资料步进电机调速控制系统资料步进电机调速系统设计资料比较全面的手机原理资料测距程序笔记本电脑的智能底座设计超级点阵,上位机发送单片机显示资料采用MEC002A制作远程调频发射机资料采用实时时钟芯片DS1302+AT89C2051的红外遥控LED电子钟采集与发射系统设计资料
标签： 电子电气专业毕业设计
上传时间： 2021-12-08
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
数字电子钟课程设计实验，基于时钟晶振实现准时，且拥有多功能，闹钟，整点报时等。
标签： 数字电子钟
上传时间： 2021-12-22
上传用户：
一博科技PCB设计指导书VER1.0. 66页常见信号介绍 1.1 数字信号 1.1.1 CPU 常称处理器，系统通过数据总线、地址总线、控制总线实现处理器、控制芯片、存 储器之间的数据交换。 地址总线：ADD* （如：ADDR1） 数据总线：D* （如：SDDATA0） 控制总线：读写信号（如：WE_N），片选信号（如：SDCS0_N），地址行列选择信 号（如：SDRAS_N），时钟信号（如：CLK），时钟使能信号（如：SDCKE）等。 与CPU对应的存储器是SDRAM，以及速率较高的DDR存储器： SDRAM：是目前主推的PC100和PC133规范所广泛使用的内存类型，它的带宽为64位， 支持3.3V电压的LVTTL，目前产品的最高速度可达5ns。它与CPU使用相同的时钟频 率进行数据交换，它的工作频率是与CPU的外频同步的，不存在延迟或等待时间。 SDRAM与时钟完全同步。 DDR：速率比SDRAM高的内存器，可达到800M，它在时钟触发沿的上、下沿都能进行 数据传输，所以即使在133MHz的总线频率下的带宽也能达到2.128GB/s。它的地址 与其它控制界面与SDRAM相同，支持2.5V/1.8V的SSTL2标准. 阻抗控制在50Ω±10 ％. 利用时钟的边缘进行数据传送的，速率是SDRAM的两倍. 其时钟是采用差分方 式。 1.1.2 PCI PCI总线：PCI总线是一种高速的、32/64位的多地址/数据线，用于控制器件、外围 接口、处理器/存储系统之间进行互联。PCI 的信号定义包括两部份(如下图)：必 须的(左半部份)与可选的（右半部份）。其中“# ”代表低电平有效。
标签： pcb设计
上传时间： 2022-02-06
上传用户：得之我幸78
本文系本人实际CAN通信之要点总结。后附了本人使用的CAN程序，包括了CAN时钟设置、CAN端口设置、CAN端口重映射重点知识、CAN波特率设置、标识符设置与过滤器设置、CAN发送程序、接收程序、CAN中断程序等。其中有些是网上下载后，经本人亲测过可用的。对STM32的CAN通信程序设计有重要帮助。
上传时间： 2022-02-08
上传用户：默默
硬件设计中常见模块电路设计1. LDO电源电路设计2. DC-DC电源设计3. 时钟电路设计4. 复位电路设计5. MCU电路设计6. FPGA/CPLD电路设计7. 存储电路设计8. 电平转换电路设硬件设计中常见接口电路设计1. RS323/RS485等接口电路设计2. PS/2接口电路设计3. 按键电路设计4. GigE接口电路设计5. CAN总线接口设计6. USB接口电路设计7. DVI/HDMI接口设计
上传时间： 2022-03-30
上传用户：20125101110
【作 者】（美）霍华德·约翰逊（Howard Johnson），（美）Martin Graham著；沈立等译本教材结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了讨论和研究。书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。第1章 基础知识 18 1.1 频率与时间 18 1.2 时间与距离 21 1.3 集总与分布系统 22 1.4 关于3 dB和RMS频率的解释 24 1.5 4种类型的电抗 25 1.6 普通电容 26 1.7 普通电感 31 1.8 估算衰减时间的更好方法 35 1.9 互容 37 1.10 互感 40第2章 逻辑门电路的高速特性 47 2.1 一种年代久远的数字技术的发展历史 47 2.2 功率 31 2.3 速度 66 2.4 封装 71第3章 测量技术 84第4章 传输线 123第5章 地平面和叠层 169第6章 端接 195第7章 通孔 214第8章 电源系统 225第9章 连接器 249第10章 扁平电缆 271第11章 时钟分配 285第12章 时钟振荡器 304
标签： 高速数字设计
上传时间： 2022-04-16
上传用户：wangshoupeng199
这是一个基于51单片机的电子时钟，具有年月日，时分秒，农历，温度，平闰年功能，文件中包含了Proteus仿真模型，keil源程序，pcb文件，原理图，实物图片，操作说明，元件清单以及参考ppt和论文。适合51单片机初学者学习。
上传时间： 2022-04-28
上传用户：
本设计由数据显示模块、温度采集模块、时间处理模块和调整设置模块四个模块组成。系统以AT89S52单片机为控制器，以串行时钟日历芯片DS1302记录日历和时间，它可以对年、月、日、时、分、秒进行计时，还具有闰年补偿等多种功能。温度采集选用DS18B20芯片，万年历采用直观的数字显示，数据显示采用1602A液晶显示模块，可以在LCD上同时显示年、月、日、星期、时、分、秒，还具有时间校准等功能。此万年历具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，具有广阔的市场前景。//*******************主函数**************************//***************************************************void main(){uint i;lcd_init(); //调用液晶屏初始化子函数ds1302_init(); //调用DS1302时钟的初始化子函数for(i=0;i<RsBuf_N;i++)RsBuf[i]='0';Uart_init(); //调用定时计数器的设置子函数while(1) //无限循环下面的语句：{ keyscan(); //调用键盘扫描子函数GPS_TIME();//获取gps时间 }}
上传时间： 2022-05-07
上传用户：
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Silicon Labs的CP2102芯片来实现USB转串口功能； QM_MAX10_10M02SCU169开发板板载MP2359高效率DC/DC提供CPLD芯片工作的3.3V电源； QM_MAX10_10M02SCU169开发板引出了两排50p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM_MAX10_10M02SCU169开发板引出了芯片的3路按键用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的3路LED用于测试； QM_MAX10_10M02SCU169开发板引出了芯片的JTAG调试端口，采用双排10p、2.54mm的排针；
上传时间： 2022-05-11
上传用户：
