虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

时钟分频

  • 、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能:从芯片RA0输入一个可以随时变化的模拟量(通过调节DEMO板VR1实现) 则单片机就能够及时地把该模拟量进行模

    、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能:从芯片RA0输入一个可以随时变化的模拟量(通过调节DEMO板VR1实现) 则单片机就能够及时地把该模拟量进行模/数转换,并用LED显示出来,我们可以看到转换结果 会随模拟量的变化而变化,从而以让我们了解片内ADC模块的工作情况。 3、本例的软件设计思路:利用单片机片内硬件资源TMR0和预分频器,为ADC提供定时启动信号。但是 没有利用其中断功能,而是采用了软件查询方式,转换结果采用了右对齐方式, A/D转换的时钟源选用了系统周期的8倍,本例对于ADC的电压基准要求不高, 我们就选用了电源电压VDD和VSS作为基准电压, 4、对于A/D转换过程是否完成也没有利用ADC模块的中断功能,而是以软件方式查询其中启动位GO是否为0。本例中选用的模拟通道为AN0。

    标签: DEMO ADC RA0 VR1

    上传时间: 2014-01-17

    上传用户:离殇

  • 利用两个数码管

    利用两个数码管,模拟对时钟信号分频后技术功能,理解数码管的动态显示 其中程序中有动态扫描进程;译码进程;数字技术进程三个进程,也可以实现分块实现

    标签: 数码管

    上传时间: 2016-10-03

    上传用户:hopy

  • 设计并调试好一个能产生”梁祝”曲子的音乐发生器

    设计并调试好一个能产生”梁祝”曲子的音乐发生器,并用EDA实验开发系统(拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ,FLEX10K系列的EPF10K10LC84-3 FPGA, ACEX1K系列的 EP1K30 FPGA,Xinlinx 的XC9500系列的XC95108 CPLD,Lattice的ispLSI1000系列的1032E CPLD)进行硬件验证。 设计思路 根据系统提供的时钟源引入一个12MHZ时钟的基准频率,对其进行各种分频系数的分频,产生符合某一音乐的频率,然后再引入4HZ的时钟为音乐的节拍控制,最后通过扬声器放出来。

    标签: 调试 音乐发生器

    上传时间: 2013-12-19

    上传用户:阿四AIR

  • 本例展示了如何设置TIM工作在输出比较-非主动模式(Output Compare Inactive mode)

    本例展示了如何设置TIM工作在输出比较-非主动模式(Output Compare Inactive mode),并产生相应的中断。 TIM2时钟设置为36MHz,预分频设置为35999,TIM2计数器时钟可表达为: TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHz 设置TIM2_CCR1寄存器值为1000, CCR1寄存器值1000除以TIM2计数器时钟频率1KHz,为1000毫秒。因此,经过1000毫秒的时延,置PC.06输出为低电平。 同理,根据寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值,经过500毫秒的时延,置PC.07输出为低电平;经过250毫秒的时延,置PC.08输出为低电平;经过125毫秒的时延,置PC.09输出为低电平。 输出比较寄存器的值决定时延的大小,当计数器的值小于这个值的时候,点亮与PC.06-PC.09相连的LED;当计数器的值达到这个值得时候,产生中断,在TIM2的4个通道相应的中断里,把它们一一关闭。

    标签: Inactive Compare Output mode

    上传时间: 2013-12-20

    上传用户:ghostparker

  • 这是一个段式lcd显示

    这是一个段式lcd显示,利用OKI单片机的外部时钟直接分频,得到0.5秒的时钟,进而利用段式lcd显示时钟。

    标签: lcd 段式

    上传时间: 2014-01-17

    上传用户:stewart·

  • 文件名:ADC0809.vhd功能:基于VHDL语言

    文件名:ADC0809.vhd功能:基于VHDL语言,实现对ADC0809简单控制说明:ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟号,这里由FPGA的系统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟。

    标签: 0809 VHDL ADC vhd

    上传时间: 2014-01-03

    上传用户:youth25

  • 此为基于FPGA的射频热疗系统的设计

    此为基于FPGA的射频热疗系统的设计,包括温度测量模块,指定温度设计模块,模糊控制器模块,温度显示及分频模块等。

    标签: FPGA 射频热疗

    上传时间: 2014-07-06

    上传用户:xuanjie

  • 根据TLC7524输出控制时序

    根据TLC7524输出控制时序,利用接口电路图,通过改变输出数据,设计一个正弦波发生器。TLC7524是8位的D/A转换器,转换周期为 ,所以锯齿波型数据有256个点构成,每个点的数据长度为8位。.FPGA的系统时钟为 ,通过对其进行5分频处理,得到频率为 的正弦波

    标签: 7524 TLC 输出 控制

    上传时间: 2013-12-28

    上传用户:zmy123

  • 该程序是基于FPGA的硬件描述语言

    该程序是基于FPGA的硬件描述语言,实现的功能是对时钟进行分频,从而产生任意频率的输出时钟。

    标签: FPGA 程序 硬件描述语言

    上传时间: 2013-12-27

    上传用户:silenthink

  • 并串转换器:将并行输入的信号以串行方式输出

    并串转换器:将并行输入的信号以串行方式输出,这里要注意需先对时钟进行分频,用得到的低频信号控制时序,有利于观察结果(可以通过L灯观察结果)

    标签: 转换器 并行 信号 串行方式

    上传时间: 2013-12-21

    上传用户:jiahao131